(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> Программные средства foundation рицы меньше, чем у неблокирующей матрицы, то проблема распределения соединений вход-выход в ней становится нетривиальной. При проектировании различных устройств на основе ИС типа CPLD каждый раз необходимо найти соответствующий набор связей, реализуемых переключающей матрицей; это делается с помощью профаммы компоновки , которой производитель ИС типа CPLD сопровождает свою продукцию. от выходов макроячеек -108 от внешних входов -108 Переключающая матрица -г 36 -г 36 к матрице И функционального блока FBI -/- к матрице И функционального блока FB2 к матрице И функционального блока FB3 Ч-- к матрице И функционального блока FB4 36 -/- - к матрице И функционального блока FB5 -/-- к матрице И функционального блока FB6 Рис. 10.42. Требования, предъявляемые к переключающей матрице ИС ХС95108 Нахождение всех возможных комбинаций входов и выходов при разреженной переключающей матрице является одной из тех ЛР-полных задач, о которых вы, по-видимому, слышали в информатике. На практике это означает, что применительно к некоторым проектам, профамме компоновки, вероятно, придется работать намного дольше, чем вам хотелось бы, чтобы узнать существует ли решение. Если в переключающей матрице слишком мало точек пересечения, как в нашем примере с очень маленькими мультиплексорами, то даже лучшая из профамм компоновки при сколь угодно долгой работе в целом ряде случаев не сможет осуществить полный перебор всех возможных соединений. Таким образом, структура переключающей матрицы ИС типа CPLD - это компромисс между характеристиками микросхемы (быстродействие, площадь кристалла, стоимость) и возможностями программы компоновки. Программа компоновки обычно не только устанавливает соединения в переключающей матрице, но также производит назначение входов и выходов функциональных блоков и макроячеек и их привязку к внешним выводам микросхемы, а также задает внутреннюю логику функциональных блоков и макроячеек. Эти назначения, в свою очередь, оказывают влияние на реализацию соединений внутри переключающей матрицы и на распределение термов-произведений. Решение этих проблем является секретным ноу-хау производителей ИС типа CPLD и разработчиков программного обеспечения и, как правило, ими не раскрывается. ПРИВЯЗКА ВЫВОДОВ Другой важной проблемой при разработке ИС типа CPLD и программного обеспечения является привязка выводов (pin locking). В большинстве приложений ИС типа CPLD считается нормальным разрешить профамме компоновки выбирать любые возможные выводы в качестве внешних входов и выходов данного усфОЙства. Но когда проект закончен и изготовлена печатная плата, разработчик может пожелать зафиксировать назначение выводов, так чтобы они оставались теми же самыми при небольших (или даже при больших!) изменениях, связанных с исправлением ошибок в проекте. Это приводит к экономии времени и стоимости и позволяет преодолеть препятствия, возникающие при переработке или доработке и переделке печатной платы. Желаемая привязка выводов обычно указывается в файле, который читается профаммой компоновки. У первых ИС типа CPLD и FPGA привязка выводов до выполнения даже небольших изменений не гарантировала успеха: профамма компоновки поднимала руки и жаловалась, что слишком много Офаничении. Если вы разблокируете назначение выводов, то профамма компоновки, возможно, найдет новое распределение, которое будет работать, но оно может оказаться совершенно не похожим на исходное. Эти проблемы вовсе не обязательно возникали по вине профаммы компоновки; просто у ИС типа CPLD и FPGA не было достаточного количества внутренних связей, чтобы выдерживать постоянные изменения проекта при условии привязки выводов. Производители извлекли урок из опыта работы с этими первыми устройствами и усовершенствовали их внутреннюю архитектуру, приспособив ее к частым изменениям в процессе разработки проекта. В результате некоторые микросхемы теперь имеют, например, выходную переключающую матрицу , которая гарантирует возможность соединения любого входа или выхода макроячейки, находящейся внуфи данной ИС, с любым внешним I/0-выводом. 10.6. Интегральные схемы типа FPGA Программируемая в условиях эксплуатации матрица вентилей (field-programmable gate array, FPGA) в какой-то мере подобна CPLD, вывернутой изнуфи наружу. Как показано нарис. 10.43, на кристалле расположено большое число профаммируемых логических блоков, каждый из которых меньше, чем ПЛУ. Они распределены по всему кристаллу среди профаммируемых соединений, а вся мафица окружена профаммируемыми блоками ввода/вывода. Профамми-руемый логический блок ИС типа FPGA обладает меньшими возможностями, чем типичное ПЛУ, но одна микросхема типа FPGA содержит гораздо больше логических блоков, чем ИС типа CPLD при том же самом размере кристалла. Микросхемы типа FPGA были изобретены фирмой Xilinx, Inc., и в этом парафафе для иллюсфации архитектуры ИС типа FPGA мы воспользуемся одним из популярных семейств этой фирмы - семейством ХС4000Е. □□□□□□□□□□□□□□□□ Программируемые блоки ввода/вывода □ □ □ □ □ □ □ □ □ □ □ □ □ I□□□□□□□□□□□□□□□□ □□□□ODDDOP □□□□опооао □□□□DDPDOa □аоппаапаа □□□□□аппоа □ □ □ □ □ □ □ □ □ □ □ - Программируемые соединения П - Программируемый логический блок П - Контактная площадка ввода/вывода Рис. 10.43. Общая архитектура кристалла ИС типа FPGA 10.6.1. Семейство ИС типа FPGA ХС4000 фирмы Xilinx Программируемые логические блоки в ИС типа FPGA семейства ХС4000Е фирмы Xilinx названы перестраиваемыми логическими блоками {configurable logic blocks, CLBs). Наименьшая микросхема ХС4003Е содержит матрицу логических блоков размером 10x10, а в самой большой ИС ХС4025Е - 1024 логических блока в виде матрицы размером 32x32. Фирмой Xilinx на основе семейства ХС4000Е созданы также расширенные семейства ХС4000ЕХ и XC4000XL, у которых имеются дополнительные возможности и которые обладают не рассматриваемыми здесь свойствами. Самая большая ИС в расширенных семействах XC4085XL содержат 3136 логических блоков. В табл. 10.9 приведены о данные о выпускавшихся в 1999 году фирмой Xilinx микросхемах семейства ХС4000. Подобно семейству CPLD, семейство ХС4000 включает набор микросхем разных размеров с разным числом I/0-выводов. В столбце таблицы Макс, число доступных входов/выходов указано максимальное число доступных пользователю блоков ввода/вывода, имеющихся в микросхеме. Однако ИС серии ХС4000 размещают в различных корпусах и в случае корпуса меньших размеров не все имеющиеся входы/выходы выведены на внешние контакты. Как и в случае с ИС типа CPLD, пользователь микросхем типа FPGA имеет возможность перенести свой проект, выполненный на основе небольшой ИС, в микросхему большего объема, размещенную в том же самом корпусе, и наоборот. В столбце Число триггеров , как мы увидим позже, учтены все триггеры в устройстве, по два в каждом логическом блоке и по два в каждом блоке ввода/вывода. В типичном проекте используется толью часть имеющихся триггеров, но полное их число является показателем возможностей, на которые ориентируется разработчик при фубой оценке размеров требуемой ИС типа FPGA. Данные столбца Максимальное число битов в ОЗУ являются другим показателем качества. Как мы увидим, каждый логический блок может либо выполнять логические операции, либо представлять собой небольшое статическое ОЗУ, хранящее до 32 битов. ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |