(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> Программные средства foundation Рис. 5.85. Формирование сигналов, выражающих арифметическое соотношение, из выходных сигналов ИС 74x682 74x682 PEQQ PGTQ 74x04 74x04 74x00 74x08 PNEQ PEQQ PGTQ PGEQ PLEQ > PLTQ 5.9.5. Описание компараторов на языке ABEL и их реализация в ПЛУ Используя язык ABEL, очень просто осуществить сравнение двух наборов с целью определения их равенства или неравенства с помощью операторов = = или ! = в выражении отношения. Единственным офаничением является то, что число элементов в сравниваемых наборах должно быть одинаковым. Таким образом, в ответ на заданное выражение отношения А! =В , где А и В - наборы, состоящие из п элементов каждый, компилятор сформирует логическое выражение (А1$В1)#{А2$В2)#. . .#(Ап$Вп). Логическое выражение для отношения А==В является точной инверсией приведенного выше. Согласно приведенному логическому выражению для сравнения в каждом бите требуется одна 2-входовая схема ИСКЛЮЧАЮЩЕЕ ИЛИ. Так как 2-входовую функцию ИСКЛЮЧАЮЩЕЕ ИЛИ можно представить в виде суммы двух термов-произведений, полное выражение можно реализовать с помощью ПЛУ в виде относительно небольшой суммы In термов-произведений: (Al & !В1# !А1 &В1)# {А2 &!В2# !А2 &В2)# . . . # (An & ! Вп # ! An & Вп) . Хотя в языке ABEL имеются операторы отношения меньше и больше , результирующие логические выражения не так компактны и не так легко образуются. Рассмотрим, например, выражение отношения А<В , где [An. .Al] и [ Вп. . В1 ] - наборы, состоящие из и элементов каждый. Чтобы получить соответствующее логическое выражение на языке ABEL, сначала составляются и соотношений вида: Li=( !Ai & (Bi # Li-1) ) # (Ai & Bi & Li-1) для i=\ ...п, где, по определению, L0=0. По существу, это - итерационное определение функции меньше , начиная с младшего разряда. Выражение для Li позволяет говорить на /-м шаге о том, что А меньше В, если Ai=0, а Bi=l или А уже бьшо меньше В на предыдущем шаге, атакже в том случае, когда Ai и Bi равны 1, но А было меньше В на предыдущем шаге. Значение логического выражения для А<В определяется просто равенством для Ln. Итак, после составления и соотношений, компилятор языка ABEL сворачивает их в одно выражение для Ln, включающее только элементы наборов А и В. Это осуществляется путем подстановки выражения Ln-1 в правую часть равенства для Ln, затем в полученное выражение подставляется Ln-2 и так далее, пока в качестве L0 не будет подставлен 0. В конце концов это приводит к результирующему выражению вида минимальной суммы произведений. Свертывание итерационной схемы до реализации в виде двухуровневой суммы произведений обычно приводит к экспоненциальному увеличению числа термов-произведений с ростом п. Если следовать этой модели, то для и-разрядного сравнения < потребуется 2 -1 термов-произведений. Таким образом, не прибегая к двухпроходной логике, в ПЛУ можно реализовать только компараторы, рассчитанные на небольшое число разрядов. Очевидно, что аналогичные результаты справедливы в отношении операции > , а логические выражения для >= и <= еще хуже, поскольку являются инверсией выражений для < и > . Если используется ПЛУ с управляемой полярностью выходных сигналов, где доступна инверсия, то число термов-произведений то же самое; в противном случае минимальное число термов-произведений после инвертирования становится равным 2 +2 -I. 5.9.6. Описание компараторов на языке VHDL В языке VHDL есть операторы сравнения для всех встроенных типов. Операторы равенства {equality, =) и неравенства {inequality, /=) применимы ко всем типам; для массивов и структурных типов операнды должны иметь одинаковые размеры и структуру, и их сравнение осуществляется покомпонентно. Во многих примерах в этой главе мы использовали оператор равенства для сравнения сигнала Или сигнального вектора с постоянной величиной. Когда мы сравниваем два сигнала или две переменные, механизм синтеза формирует выражения, аналогичные выражениям на языке ABEL, приведенным в предыдущем разделе. Другие операторы сравнения >, <, >= и <= в языке VHDL применяются только к целочисленным типам, перечислимым типам (таким, как STD LOGIC) и одномерным массивам перечислимых или целочисленных типов. Естественным порядком для целых чисел является их расположение от меньшего к большему, от минус бесконечности до плюс бесконечности, а в перечислимых типах используется тот порядок, в каком элементы массива были определены: от первого до последнего (если вы явно не изменяете порядок перебора с помощью команды, имеющейся в используемых вами средствах синтеза, то упорядочение будет таким, как вы его задали). Сравнение массивов осуществляется итеративно, начиная с крайнего левого элемента в каждом массиве. Массивы всегда сравниваются слева направо незави- симо от направления, в котором их индексы пробегают свой диапазон значений ( to или downto ). Порядок массивов определяется по старшинству в самой левой паре неравных элементов. Если размеры массивов разные и все элементы короткого массива совпадают с соответствующими элементами длинного массива, то считается, что короткий массив меньше длинного. В результате массивы равной длины типа BIT VECTOR или STD LOGIC VECTOR воспринимаются встроенными операторами сравнения так, как будто они представляют собой целые числа без знака. Но если длина массивов разная, то операторы сравнения не дают того результата, который вы получили бы, дополняя более короткий массив нулями слева и сравнивая массивы арифметически; вскоре об этом будет сказано подробнее. В табл. 5.50 приведена программа на языке VHDL, которая позволяет получить все возможные результаты сравнения двух 8-разрядных целых чисел без знака. Так как два входных вектора А и В имеют равные длины, профамма дает правильный ответ. Табл. 5.50. Поведенческая VHDL-программа сравнения 8-разрядных целых чисел без знака library IEEE; use IEEE.std logic 1164.all; entity vcompare is port ( A, B: m STD.LOGIC.VECTOR (7 downto 0); EQ, Ш, GT, GE, LT, LE: out STD.LOGIC end vcompare; architecture vcompare.arch of vcompare is begin process (A, B) begin EQ <= 0; NE <= 0; GT <= 0; GE <= 0; LT <= 0; LE <= 0; if A = В then EQ <= 1; end if; If A /= В then HE <= Ч ; end if; if A > В then GT <= 1; end if; if A >= В then GE <= 1; end if; if A < В then LT <= 1; end if; if A <= В then LE <= 1; end if; end process; end vcompare.arch Для выполнения более гибких сравнений и арифметических действий стандартом IEEE 1076-3 предусмотрен типовой пакет std logic arith, в котором введены два новых важных типа и масса функций сравнения и арифметических функций для работы с ними. Двумя новыми типами являются SIGNED и UNSIGNED: ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |