(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> Программные средства foundation ПАМЯТЬ С ПОСЛЕДОВАТЕЛЬНЫМ ДОСТУПОМ Памяти с произвольным доступом можно противопоставить память с последовательным доступом {serial-access memory), у которой в каждый момент времени непосредственно доступна какая-то одна ячейка, а для доступа к другим ячейкам требуется выполнить дополнительные шаги. В некоторых первых компьютерах применялись электромеханические устройства памяти с последовательным доступом, такие как линии задержки и вращающиеся барабаны. Программы и данные хранились на вращающемся носителе и в любой момент времени головка чтения/записи располагалась только над одной ячейкой. Для доступа к произвольной ячейке необходимо бьшо ждать, когда в результате непрерывного вращения барабана требуемая ячейка окажется под головкой. В 1970 году были созданы электронные эквиваленты вращающейся памяти с последовательным доступом, в том числе память, состоящая из элементов с зарядовой связью (ПЗС), и память на цилиндрических магнитных доменах (ЦМД). Оба эти устройства, грубо говоря, эквивалентны очень большим регистрам сдвига с последовательным вводом и последовательным выводом, у которых выход соединен со входом. Точка соединения является логическим эквивалентом головки чтения/записи жесткого диска. Для чтения содержимого конкретной ячейки на регистр сдвига необходимо подавать тактовые импульсы до тех пор, пока нужный бит не появится на последовательном выходе, а для записи в данную ячейку необходимо в этот момент подать на последовательный вход новое желаемое значение. В то время, когда создавались эти устройства, плотность размещения ячеек в них (число битов) была больше, чем у динамических ОЗУ; несмотря на это устройства памяти на ПЗС и цилиндрических магнитных доменах никогда не пользовались заметным успехом. Одной из причин этого было офомное неудобство последовательного доступа. Другой причиной послужило то, что они никогда не опережали динамические ОЗУ по достигаемой в них плотности ячеек более чем на пару лет Обычно у статического ОЗУ бывают только два режима доступа: Режим чтения На входы CS и ОЕ поданы сигналы активного уровня, а на адресные входы поступают сигналы адреса. С выходов защелок выбранной ячейки памяти данные поступают на выходы дан-ньгх DOUT. Режим записи адресные входы подаются сигналы адреса, а на входы данных D1N - слово данных; затем на входы CS и WE поступают сигналы активного уровня. Открываются защелки выбранной ячейки памяти и в них запоминается входное слово данных. При организации доступа к статическому ОЗУ требуется некоторая осторожность, поскольку в том случае, когда не удовлетворяются временнь/е требования, предъявляемые микросхемой ОЗУ, при записи в выбранную ячейку возможно , нерреднамеренно,е затирание информации, хранящейся в одной или в несщ?ль- IN СЬ SEL L WR L OS > -OOUT Z=
Рис. 10.20. Функциональная модель ячейки статического ОЗУ На рис. 10.21 показано, как ячейки статического ОЗУ, объединенные в виде матрицы, вместе с дополнительной управляющей логикой образуют законченное статическое ОЗУ емкостью 8x4 байтов. Как и в простом ПЗУ, с помощью дешифратора адресных линий в любой момент времени выбирается для доступа определенная строка статического ОЗУ. Хотя на рис. 10.21 приведена до некоторой степени упрощенная модель внутренней структуры статического ОЗУ, она достаточно точно отражает основные моменты в работе этого устройства: При вьшолнении операций чтения выходные данные так же, как и в ПЗУ, являются комбинационными функциями сигналов на адресных входах. Изменение адреса в то время, когда разрешено появление выходных данных на шине, не наносит никакого вреда. Время доступа при выполнении операции чтения отсчитывается от момента, когда последний из сигналов на адресном входе принимает установившееся значение. При выполнении операций записи входные данные запоминаются в защелках. Это означает, что данные должны удовлетворять определенным требованиям по времени установления и времени удержания относительно заднего перепада в сигнале на входе разрешения защелки. Другими словами, сигнал данных на D-входе защелки не обязан оставаться неизменным в момент времени, когда сигнал WR L внутри схемы переходит на активный уровень; сигнал данных должен оставаться неизменным лишь в течение некоторого времени, предшествующего тому моменту, когда сигнал WR L переходит на неактивный уровень. ких других ячейках. Для того чтобы показать, почему это происходит, в следующем разделе приведена детальная внутренняя структура статического ОЗУ, а затем рассматриваются реальные временные соотношения и их соответствие предъявляемым требованиям. 10.3.2. Внутренняя структура статического ОЗУ Схема в каждом двоичном разряде статического ОЗУ {ячейка статического ОЗУ; SRAM cell) имеет вид, приведенный на рис. 10.20. Элементом, хранящим информацию в каждой ячейке, служит D-защелка. Когда на вход SEL L подан сигнал активного уровня, сохраняемая в ячейке информация появляется на ее выходе, который соединен с соответствующей линией битов. Если сигнал активного уровня поступает на оба входа SEL L и WR L, то защелка открыта и в ней запоминается новый бит данных. А2 - А1 - АО - дешифратор линия линия бита \ IN OUT SEL -О WR IN OUT IN OUT IN OUT IN OUT IN OUT IN OUT WE L-CS L OE L- IN OUT -Of SEL WB EIN OUT - SEL словах IN OUT IN OUT IN OUT IN OUT IN OUT IN OUT IN OUT DOUT3 IN OUT IN OUT IN OUT IN OUT IN OUT 0(SEL WR IN OUT IN OUT IN OUT DOUT2 IN OUT IN OUT SEL -dWR IN OUT IN OUT IN OUT IN OUT IN OUT IN OUT DOUTI DOUTO Рис. 10.21. Внутренняя структура статического ОЗУ 8x4. Во время операций записи сигналы на адресных входах не должны изменяться в течение определенного времени установления до перехода сигнала WR L внутри схемы на активный уровень и в течение времени удержания после того, как сигнал WR L перейдет на неактивный уровень. В противном случае данные могут оказаться размазанными по всему массиву ячеек из-за паразитных импульсов на линиях SEL L, которые могут возникнуть при изменении сигналов на адресньгх входах дешифратора. Сигнал WR L переходит на активный уровень внутри схемы только в том случае, когда активные значения имеют сигналы CS L и WE L. Поэтому цикл записи {write cycle) начинается с установления активного уровня сигналов CS L и WE L и заканчивается, когда любой из этих сигналов переходит на неактивный уровень. Время установления и время удержания адреса и данных определены относительно этих событий. ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |