(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> Программные средства foundation Номер микросхемы
Разные производители перепробовали много различных вариантов общей архитектуры, показанной на рисунке. Эти варианты отличаются блоками ПЛУ (состоящими из матрищ>1 И и макроячеек), блоками ввода/вывода й структурой программируемых соединений. В данном парафафе мы рассмотрим каждую из этих составляющих, воспользовавшись в качестве примера архитектурой ИС типа CPLD серии 9500 фирмы Xilinx. 10.5.1. Семейство ИС ХС9500 фирмы Xilinx Микросхемы ХС9500 фирмы Xilinx представляют собой семейство ИС типа CPLD одинаковой архитектуры, но с различным числом внешних I/0-выводов и с разным числом внутренних ПЛУ, которые фирма Xilinx называет функциональными блоками (Junctional blocks, FBs). Как мы увидим позже, у каждого внутреннего ПЛУ 36 входов, оно содержит 18 макроячеек и имеет 18 выходов; такое ПЛУ можно было бы назвать 36V18 . Как следует из табл. 10.8, маркировка микросхем, определяется числом имеющихся в них макроячеек. Самый маленький представитель семейства содержит 2 функциональных блока с 36 макроячейками, а самый большой - 16 функциональных блоков с 288 макроячейками. Табл. 10.8. Функциональные блоки и внешние l/0-выводы микросхем типа CPLD серии 9500 фирмы Xilinx Другой важной особенностью этого семейства и большинства других семейств ИС типа CPLD является то, что одна и та же ми1фОсхема, скажем ХС95108, выпускается в нескольких различных корпусах. Это существенно не только с точки зрения удовлетворения требований, предъявляемых различными технологиями производства, но также и для обеспечения определенного выбора и возможности сэкономить на числе внешних I/0-выводов, В большинстве случаев не требуется, чтобы все внутренние сигналы конечного автомата или подсистемы были видимы остальной частью системы и использовались ею. Так, ИС ХС95108 содержит 108 внутренних макроячеек, но при ее размещении в корпусе типа PLCC с 84 выводами наружу могут быть выведены выходы самое большее 69 макроячеек. На самом деле, как правило, большинство из 691/0-выво-дов используются как входы, поэтому извне будет доступно еще меньшее число выходов. И это правильно: остальные выходы макроячеек вполне можно использовать внутри, так как к ним можно подключиться внутри через структуру профаммируемых соединений. Макроячейки, выходы юторых доступны только внутри, иногда называют скрытыми макроячейками {buried macrocells). Еще одним важным обстоятельством является то, что в одной строке в табл. 10.8 перечислены несюлько микросхем. Оказывается, что в одинаковых корпусах любого типа, кроме двух, могут быть размещены, по крайней мере, два различных устройства с совместимыми выводами. Это значительно облегчает жизнь при изменении проекта в последнюю минуту. Предположим, например, что при проектировании вы выбрали ИС ХС9572 в корпусе PLCC с 84 выводами. Возможно вы считаете, что 691/О-выводов, имеющихся у этой микросхемы, вполне достаточно. Вы хотели бы воспользоваться ИС ХС9572 из-за ее низкой стоимости. Но если в вашем начальном проекте используются 68 из 72 макроячеек имеющихся внутри данной ИС, то это должно вызвать у вас определенную тревогу (со мной было бы именно так!). Глядя в табл. 10.8, можно быть споюйным, зная, что если обнаружатся ошибки или изменятся технические требования к проекту и потребуется более сложная внутренняя структура, то всегда можно перейти к ИС ХС95108 в том же самом корпусе и воспользоваться еще 36 макроячейками. Нарис. 10.38 приведена блок-схема внутренней архитектуры типичной ИС типа CPLD из семейства ХС9500. Ниже объясняется, что каждый внешний 1/О-вывод можно использовать в качестве входа, выхода или двунаправленного вывода в соответствии с тем, как запрофаммировано устройство. Выводы, расположенные в нижней части рисунка, можно использовать также для тех или иных специальных целей. На любой из трех выводов GCK можно подавать общие тактовые сигналы ; как мы увидим позже, каждую макроячейку можно запрофаммировать так, чтобы на нее поступал тактовый сигнал с выбранного входа. Один вывод GSR можно использовать для подачи сигнала общая установка/сброс ; снова, каждую макроячейку можно запрофаммировать так, чтобы с помощью этого сигнала производилась асинхронная предварительная установка или сброс. Наконец, на любой из двух или из четырех выводов GTS (в зависимости от типа устройства) можно подавать сигнал, осуществляющий общее управление третьим состоянием ; в каждой макроячейке можно выбрать один из этих сигналов для отпирания или запирания соответствующего выхода, когда выход макроячейки подключен к внешнему 1/О-выводу. i/0 0- i/ogl3-I/0 0- I/0O- 1/0 1Г 5>-!/0 О- I/0/GCK 23-1/0/GSR 23-I/0/GTS г ли4 Блоки ввода/ вывода Переключающая матрица 18 -+- Функциональный блок 1 (18 макроячеек) функциональный блок 2 (18 макроячеек) функциональный блок 3 (18 макроячеек) Функциональный блок 4 (18 макроячеек) Рис. 10.38. Архитектура ИС типа CPLD семейства 9500 фирмы Xilinx На рисунке показаны только четыре функциональных блока, но архитектура семейства ХС9500 допускает наличие в ИС ХС95288 16 функциональных блоков. Независимо от особенностей микросхемы, входящей в состав этого семейства, на входы каждого функционального блока путем программирования переключающей матрицы подаются 36 сигналов. На входы переключающей матрицы поступают сигналы с 18 выходов макроячеек от каждого функционального блока и внешние входные сигналы с I/0-выводов. Более подробно о том, как осуществляется коммутация в переключающей матрице, говорится в разделе 10.5.4. Кроме того, у каждого функционального блока есть 18 выходов, сигналы на которых проходят мимо переключающей матрицы, как показано на рис. 10.38, и поступают на блоки ввода/вывода. Это просто сигналы разрешения выхода для выходных каскадов блока ввода/вывода; эти сигналы действуют в том случае, когда выход макроячейки данного функционального блока подключен к внешнему 1/О-выводу. 10.5.2. Архитектура функционального блока Архитектура функционального блока семейства ХС9500 приведена на рис. 10.39. В программируемой матрице И имеется толью 90 термов-произведений. По сравнению с такими ПЛУ как 16V8 и 22 V10 у ИС типа ХС9500 и у большинства других ИС типа CPLD на одну макроячейку приходится меньшее число И-термов. у ИС ХС9500 их всего лишь 5, в то время как у микросхемы 16V8 - 8, а у микросхемы 22VI0 - от 8 до 16. Однако все не так плохо благодаря возможности распределения термов-произведений (product-term allocation) У микросхем серии ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||