(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> Программные средства foundation Большие динамические ОЗУ представляют собой большие матрицы, а часто состоят из нескольких матриц. Одно из достоинств применения нескольких матриц заключается в простоте решения электрических и физических проблем, которые возникали бы при проектировании матриц очень больших размеров. Но еще более важным является параллелизм, становящийся возможным при наличии нескольких матриц. Как мы увидим в следующем разделе, работа динамического ОЗУ намного сложнее, чем работа статического ОЗУ. Благодаря наличию в больших быстродействующих динамических ОЗУ нескольких матриц, современный контроллер динамического ОЗУ может вьшолнять параллельно несколько операций, например, завершать цикл записи в одной матрице, инициализируя цикл чтения в другой. В результате этого суммарный коэффициент использования памяти повышается. 10.4.2. Временные параметры динамического ОЗУ Существует много различных временных сценариев работы динамических ОЗУ разного типа. В этом разделе мы рассмотрим наиболее общие циклы работы обычного динамического ОЗУ и укажем на их связь с внутренней структурой устройства. Самое замечательное свойство динамического ОЗУ состоит в том, что отсутствует тактовый сигнал. Операции в динамическом ОЗУ начинаются на спадающем фронте сигналов RAS L и CAS L и заканчиваются на нарастающем фронте этих сигналов. Чтобы реализовать это, необходимы серьезные временньге ухищрения, но промышленность как-то умудряется преодолевать такого рода затруднения на протяжении последних 25 лет! На рис. 10.34 приведены временные диаграммы цикла регенерации только по стробу адреса строки {RAS-only refresh cycle). Этот цикл вьшолняется для обновления строки памяти фактически без чтения или записи каких-либо данных. Цикл начинается в тот момент, когда на мультиплексированных адресных входах (восемь битов в случае динамического ОЗУ 64Кх1) присутствует адрес строки и сигнал RAS L переходит на активный уровень. На спадающем фронте сигнала RAS L во внутренний регистр адреса строки {row-address register) записывается адрес строки, и в защелку строки {row latch) на кристалле считывается выбранная строка матрицы памяти. Когда сигнал RAS L переходит на неактивный уровень, содержимое строки из защелки строки перезаписывается в память. Для обновления содержимого всего динамического ОЗУ емкостью 64Кх1 разработчик системы должен позаботиться о том, чтобы каждые четыре миллисекунды выполнялись 256 таких циклов со всеми 256 возможными адресами строк. Для генерирования адреса строки можно применить внешний 8-разрядный счетчик, а для инициализации цикла регенерации каждые 15.6 мкс используется таймер. Цикл чтения {readcycle), показанный на рис. 10.35, начинается аналогично циклу регенерации, при этом содержимое выбранной строки считьшается в защелку строки. Затем на мультиплексированные адресные входы подается адрес столбца, который записывается во внутренний регистр адреса столбца {column-address register) по спадающему фронту сигнала CAS L. Адрес столбца используется для выбора одного бита только что прочитанной строки, который появляется на выводе DOUT динамического ОЗУ. Пока сигнал CAS L имеет активный уровень, выход DOUT с тремя состояниями, открыт. Тем временем, как только сигнал RAS L переходит на неактивный уровень, содержимое всей строки переписывается обратно в матрицу. ADDR RAS L адоесс1р JT-TTT Примечание: CAS L = HIGH загрузка регистра адреса / строки, чтение выбранной строки и запись ее со-держимого в защелку строки перепись содержимого защелки строки в выбранную строку Рис. 10.34. Временные диаграммы цикла регенерации только по стробу адреса строки (HIGH - высокий уровень) Примечание: WE L=HIGH ADDR RAS L загрузка регистра адреса строки, чтение выбранной строки и запись ее содержимого в защелку строки CAS L  перепись содержимого защелки строки в выбранную строку зафузка решотра адреса столбца, выдача выбранного бита на открытый выход DOUT запирание выхода DOUT DOUT valid Рис. 10.35. Временные диаграммы цикла чтения из динамического ОЗУ (HIGH - высокий уровень, valid - установившееся значение) ХИТРАЯ СИНХРОНИЗАЦИЯ Вы, возможно, заметили, что интервалы установившихся значений сигналов адреса строки и адреса столбца на рис. 10.35 продлены вправо относительно спадающих фронтов сигналов RAS L и CAS L, по которым во внутренние переключающиеся по фронту регистры записываются адреса. Как правило, время установления сигналов для адресных входов динамического ОЗУ мало (часто О не), но время удержания сигнала относительно велико (7-20 не). Это может приводить к определенным затруднениям при конструировании другой, полностью синхронной системы, в которой I используется единый тактовый сигнал и имеются триггеры с нулевым временем удержания. Возникающие трудности часто преодолеваются нежелательными способами, в том числе с помощью линий задержки с отводами путем переключения по другому фронту тактового сигнала. По этой причине многие разработчики считают проектирование систем с динамическими ОЗУ хитроумной, черной магией. ADDR  RAS L загрузка регистра адреса строки, чтение выбранной строки, запись в защелк> строки перепись содержимого защелки строки в выбранную строку WE L CAS L  загрузка регистра адреса столбца, передача бита данных со входа d1n 6 Одну из ячеек защелки отроки по адресу выбранного столбца примечание: DOUT = Hi-Z Рис. 10.36. Временные диаграммы цикла записи в динамическом ОЗУ (Hi-Z - третье состояние, valid - установившееся значение) В типичных динамических ОЗУ возможны циклы и другого типа, не показанные на рисунке: Цикл регенерации по стробу адреса столбца, предшествующий циклу регенерации по стробу адреса строки {CAS-before-RAS refresh cycle). В этом цикле осуществляется регенерация без подачи адреса строки от внешнего счетчика. Вместо этого используется внутренний счетчик адреса строки, имеющийся в самом динамическом ОЗУ. Если активный уровень сигнала CAS L устанавливается раньше, чем активный уровень сигнала RAS L, то в динамическом ОЗУ регенерируется строка, определяемая содержимым внутреннего счетчика, и затем оно увеличивается на единицу. Такая возможность упрощает разработку систем с динамической памятью: пропадает необходимость во внешнем счетчике регенерации и число мультиплексируемых источников, от которых поступают сигналы на адресные входы динамического ОЗУ, сокращается с трех (строка, столбец, регенерация) до двух. Цикл чтение-модификация-запись {read-modijy-write cycle) начинается подобно обычному циклу чтения, при котором данные появляются на выходе DOUT, когда сигнал CAS L переходит на активный уровень. Однако затем, Цикл записи {write cycle), показанный на рис. 10.36, также начинается подобно циклу регенерации и чтения. Однако для того, чтобы выполнить цикл записи, сигнал разрешения записи WEJL {write enable) должен перейти на активный уровень прежде, чем будет установлен активный уровень сигнала CAS L. Единственное, ради чего это делается, состоит в том, чтобы запереть выход DOUT на всю остающуюся часть цикла, несмотря на то, что впоследствии сигнал CAS L переходит на активный уровень. Как только выбранная строка будет считана в защелку строки, бит, имеющийся на входе DIN, по сигналу WE L записывается в ту ячейку в защелке строки, которая выбрана адресом столбца. Затем, когда содержимое строки переписывается в матрицу по нарастающему фронту сигнала RAS L, в выбранном столбце этой строки присутствует новое значение. ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |