(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> Программные средства foundation два 24-разрядных числа без знака Р и Q и вырабатывать два выходных сигнала, принимающих единичные значения при Р = Q и Р > Q соответственно. 5.76. Используя информацию из табл. 5.3, определите максимальную задержку распространения сигнала от любого входа в щинах А или В до любого выхода в щине F в схеме на рис. 5.96 при ее работе в режиме 16-разрядного сумматора с ускоренным переносом. Можно воспользоваться методом анализа в худщем случае . 5.77. Воспользовавшись принципиальной схемой сумматора 74x283, изображенной на рис. 5.91, напищите логическое выражение для сигнала на выходе S2 в зависимости от сигналов на входах и докажите, что он действительно, как и утверждается, равен третьему биту суммы при двоичном сложении. Можно предположить, что = О (то есть игнорировать Cq) 5.78. Опираясь на справочные данные для схемы ускоренного переноса 74S182, определите, действительно ли сигналы на ее выходах соответствуют равенствам, приведенным в разделе 5.10.7. 5.79. Оцените число термов-произведений в минимальном выражении вида сумма произведений для сигнала на выходе с 32-разрядного двоичного сумматора. Ответ должен быть более конкретным, чем слова миллиарды и миллиарды . Обоснуйте ваш ответ 5.80. Нарисуйте принципиальную схему 64-разрядного АЛУ на шестнадцати микросхемах 74x181 с двухуровневой схемой ускоренного переноса на пяти микросхемах 74S182. У схем 181 необходимо показать только входы CIN и выходы P L и G L. 5.81. Опишите модель АЛУ 74x181 на языке VHDL. 5.82. Покажите, как реализовать каждую из следующих четырех функций, используя одну ИС малой степени интеграции и одну микросхему 74x138: F1=XY Z +XY Z F2 = X Y Z + XYZ F3 = X YZ +XY Z F4 = XY Z +X YZ 5.83. Определите задержку распространения сигналов в умножителе, изображенном на рис. 5.98, в наихудшем случае, считая, что задержка распространения сигнала от входа любого сумматора до его выхода суммы вдвое больше задержки до выхода переноса. Повторите задачу, принимая противоположное соотношение между задержками сигналов. Если бы вы проектировали ячейку сумматора с самого начала, для какого из путей вы предпочли бы меньшую задержку? Имеется ли оптимальное соотношение между значениями этих задержек? 5.84. Повторите предыдущую задачу для умножителя, представленного на рис. 5.99. 5.85. Постройте специализированный дешифратор, работающий согласно табл. Х5.85, используя ИС малой и средней степени интеграции. Минимизируйте число используемых корпусов ИС.
Табл.Х5.85. 5.86. Повторите задачу 5.85, написав программу на языке ABEL и имея в виду реализацию на одной микросхеме GAL16V8. 5.87. Повторите задачу 5.85, написав программу на языке VHDL. 5.88. Для кода Хэмминга, реализуемого схемой, изображенной на рис. 5.77, напишите VHDL-программу объекта, который был бы кодером Хэмминга с 4-разрядным входом данных и 7-разрядным кодовым словом на выходе. 5.89. Напишите программу на языке ABEL, имея в виду реализацию на одной микросхеме GAL16V8 специализированного мультиплексора с четырьмя 3- I разрядными входными шинами Р, Q, R, Т и тремя входами для сигналов управления S2-S0, с помощью которых, согласно табл. Х5.89, выбирают одну из шин так, что сигналы с этой шины поступают на 3-разрядную выходную шину Y.
Табл. Х5.89. 5.90. Постройте специализированный мультиплексор с четырьмя 4-разрядными входными шинами Р, Q, R и Т, в котором выбор одной из шин осуществляется согласно табл. Х5.89, так что сигналы с выбранной шины поступают на 4-, разрядную выходную шину Y. Воспользуйтесь двумя микросхемами 74x153 и преобразователем кода, который отображает восемь возможных комбинаций сигналов на входах S2-S0 в четыре кодовых слова выбора для микросхем 74x153. Выберите такой код, при котором размеры преобразователя кода и задержка распространения были бы минимальными. 5.91. Постройте специалгоированный мультиплексор с пятью 4-разрядными входными шинами А, В, С, D и Е, в котором выбор одной из шин, осуществляется согласно табл. Х5.91, так что сигналы с выбранной шины поступают на 4-разрядную выходную шину Т. Можно использовать не больше трех ИС малой и средней степени интеграции. Табл.Х5.91.
5.92. Повторите задачу 5.91, написав программу на языке ABEL и имея в виду реализацию на одном или большем числе устройств PAL/GAL, описанных в этой главе. Минимизируйте число таких устройств и их размеры. 5.93. Постройте 3-разрядную схему совпадения с шестью входами SLOT [2-0] и GRANT [2-0] и одним выходом MATCH L с низким активным уровнем сигнала. Когда схема устанавливается в систему, на входы SLOT подаются фиксированные значения, а сигналы на входах GRANT при нормальной работе системы изменяются циклически. Применяя только ИС малой и средней степени интеграции, упомянутые в табл. 5.2 и 5.3, постройте компаратор с минимальным возможным значением максимальной задержки распространения сигнала от входов GRANT [2-0] до выхода MATCH L. (Замечание: Автору приишось решать эту проблему в реальной жизни при проектировании 25-мегагерцной системы, где существенным оказалось сокращение на 2 не задержки прохождения сигнала по основному пути.) ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |