(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> Программные средства foundation s;3o;.
LoGUTilSO! Рис. 6.2. Другой подход к построению 16-разрядного устройства быстрого сдвига Для устройства на ИС 157 требуется вдвое меньшее число микросхем средней степени интефации, и оно гораздо меньше нагружает источники управляющих сигналов и сигналов данных. Но такое решение дает наибольшую задержку в канале данных, так как сигнал каждого разряда данных должен пройти через четыре ИС 74x157. Промежуточным между рассмотренными двумя подходами является вариант, основанный на использовани i восьми 4-входовых 2-разрядных мультиплексоров 74x153 для реализации 4-входового 16-разрядного мультиплексирования. Два таких набора микросхем нужно включить последовательно один за другим, используя сигналы S[3:2] для сдвига на 0,4,8 или 12 разрядов, а сигналы S[1:0] - для сдвига на число разрядов от О до 3-х. Рабочие характеристики этого варианта представлены в третьей строке табл. 6.1. Если от вас не требуется достичь минимально возможной задержки данных, то последний вариант представляется наилучшим компромиссом. сдвига. Если предположить, что значительная нагрузка по шине управления и по шине данных не слишком сильно замедляет работу схемы, то вариант с микросхемами 74x251 дает наименьшую задержку по отношению к данным, поскольку сигнал в каждом разряде данных проходит лишь через один мультиплексор. С другой стороны, можно создать устройство быстрого сдвига на 16 2-входовых 4-разрядных мультиплексорах 74x157; параметры такого устройства приведены в последней строке таблицы. Сначала данные проходят через 2-входовой 16-разрядный мультиплексор, образуемый первым набором из четырех микросхем 74x157 (рис. 6.2). В зависимости от значения управляющего сигнала SO входное слово оказывается сдвинутым влево на О разрядов или на 1 разряд. Выходы данных первых четырех мультиплексоров соединены с входами второго набора мультиплексоров, которые по сигналу S1 сдвигают свое входное слово влево на О разрядов или на 2 разряда. Последовательно пропуская получающиеся слова через третий и четвертый наборы мультиплексоров, управляемые соответственно сигналами S2 и S3, как показано на рис. 6.2, мы можем осуществить сдвиг на 4 и на 8 разрядов. Сигналы на входы 1А-4А и 1В-4В каждой ИС 157 подаются в том порядке, в каком они перечислены на схеме слева направо; то же самое относится к выходам 1Y-4Y каждой ИС. Подобными соображениями можно руководствоваться и в том случае, когда устройство быстрого сдвига строится не на микросхемах средней степени интеграции, а из ячеек специализированной ИС, только вместо корпусов ИС средней и малой степени интеграции вам нужно будет подсчитывать площадь, занимаемую этими ячейками на поверхности кристалла. Типичные библиотеки ячеек специализированных ИС содержат 1-разрядные мультиплексоры с числом входов от 2 до 8, обычно реализуемые на логических КМОП-ключах. Для построения мультиплексора больших размеров вам следует образовать необходимую комбинацию из ячеек меньших размеров. Помимо тех проблем, с которыми мы встретились при выборе подходящего варианта в примере построения устройства на ИС средней степени интефации, в данном случае возникает еще одна трудность: задержки в КМОП-схемах сильно зависят от нафузки. Поэтому, в зависимости от выбранного подхода, мы должны решить, где в цепях управляющих сигналов или в цепях сигналов данных - или в тех и в других -необходимо включить буферы, чтобы минимизировать задержки, обусловленные нафузкой. Может оказаться, что схема, которая хорошо выглядит на бумаге до анализа этих задержек и введения буферов, в действительности будет иметь большую задержку или занимать большую площадь кристалла, чем схема, являющаяся реализацией другого варианта. 6.1.2. Простой шифратор для получения чисел с плавающей точкой в предыдущем примере многократно повторялась одна и та же ИС - мультиплексор. То, что именно мультиплексор окажется подходящим блоком, бьшо довольно очевидно с самого начала. Следующий пример показывает, что иногда бывает необходимо более пристально взглянуть на постановку задачи, чтобы увидеть решение на основе известных стандартных блоков. Давайте рассмотрим такую задачу, решение которой с использованием ИС средней степени интефации не совсем очевидно. Пусть нужно построить шифратор, преобразующий числа с фиксированной точкой в числа с плавающей точкой . Целое двоичное число без знака В из интервала О < Л < 2 можно представить И битами в формате с фиксированной точкой : В = bJj ... bb. Для представления чисел из того же диапазона с меньшей точностью в системе обозначений с плавающей точкой достаточно 7 битов: F = М - 2, где М-4-разрядная двоичная мантисса тттт, а £ - 3-разрядный двоичный показатель экспоненты 6210 Наименьшее целое число, представимое в этом формате, равно О 2°, а наибольшее число равно (2-]) 2. Преобразование заданного 11-разрядного двоичного числа В с фиксированной точкой в 7-разрядное число с плавающей точкой можно выполнить беря из числа В четыре бита, начиная с самого старшего бита, равного 1. Например: 11010110100 = 1101 2+ 0110100 00100101111 = 1001 2 +01111 00000111110 = 1111 2 +10 00000001011 = 1011 2° + О 00000000010 = 0010 2° + 0. Последнее слагаемое в каждом равенстве справа представляет собой ошибку усечения в результате потери точности при преобразовании. Имея в виду такую процедуру преобразования, можно в следующем виде сформулировать требования, предъявляемые к устройству, преобразующему числа с фиксированной точкой в числа с плавающей точкой: комбинационная схема должна преобразовывать 11-разрядное двоичное целое число без знака В в 7-разрядное число с плавающей запятой М, Е, где М и £ являются 4-разрядным и 3-разрядным двоичными числами соответственно. Соотношение между числами имеет вид: В = М 2 + Т, где Т-ошибка усечения, О < Г < 2\ Чтобы рационально построить схему, начиная с подобной постановки задачи, требуется творческий подход: технические требования не содержат никакой подсказки. Некоторые идеи могут появиться в результате более детального изучения того, как мы преобразовываем числа вручную. По существу, мы просматриваем каждое входное число слева направо, чтобы найти первый разряд, содержащий 1, и останавливаемся на разряде если 1 не найдена. Мы выделяем четыре бита, начинающиеся с найденного разряда и используем их как мантиссу, а номером первого разряда определяется показатель экспоненты. Эти действия уже похожи на то, что выполняют стандартные блоки в виде ИС средней степени интефации. Сканирование до первой 1 - это именно то, что делает универсальный приоритетный шифратор. На выходе приоритетного шифратора появляется число, говорящее нам о положении первой 1. Номером этого разряда определяется показатель экспоненты: когда первая единица находится в одном из разрядов bQ-by это соответствует показателю экспоненты от 7 до 0; наличие первой единицы на позициях b-b или полное отсутствие единиц означает, что показатель экспоненты равен 0. Поэтому для нахождения первой 1 можно воспользоваться 8-входовым приоритетным шифратором, на входы которого с 17 (высший приоритет) по 10 подаются биты b-by Сигналы, появляющиеся на выходах А2-А0 приоритетного шифратора, можно непосредственно использовать в качестве показателя экспоненты; если 1 не найдена, то А2-А0 = ООО. Взятие четырех битов напоминает процедуру выбора при мультиплексировании. 3-разрядный показатель экспоненты определяет, какие четыре бита числа В мы выбираем, поэтому биты показателя экспоненты можно использовать в качестве управляющих сигналов 8-входового 4-разрядного мультиплексора, на выход которого проходят нужные четыре бита числа В, образующие мантиссу М Шифратор на основе ИС средней степени интефации, реализующий эти идеи, показан на рис. 6.3. В схеме осуществлена некоторая оптимизация: Так как у имеющегося приоритетного шифратора 74x148 активным является низкий уровень входных сигналов, предполагается, что входное число В поступает по шине B L [10:0] с низким активным уровнем сигналов. Если число В представлено сигналами с высоким активным уровнем, то можно воспользоваться восьмью инверторами для получения сигналов с низким активным уровнем. ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||