(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> Программные средства foundation Рис. Х8.91. синхронизирующее устройство ASYNCIN . (асинхронный входной ситал) 74F74 CLOCK D О - >CLK QO-
(сигнал SYNCIN без DSYNCIN Синхронная система (системный тактовый сигнал) 8.93. Определите значение MTBF для синхронизирующего устройства, приведенного на рис. Х8.91, предполагая, что частота переходов в асинхронном сигнале равна 4 МГц, а частота тактового сигнала - 40 МГц, что меньше максимальной частоты, найденной в задаче 8.91. В этих условиях сбой синхронизирующего устройства происходит только в том случае, когда сигнал DSYNCIN оказывается метастабильным. Другими словами, можно допустить, чтобы сигнал SYNCIN был метастабильным в течение короткого времени, пока это не влияет на сигнал DSYNCIN. В результате получается лучшее значение MTBF. 8.94. Посмотрите патент США № 4,999,528 Триггер с защитой от метастабильности и объясните, почему этот триггер не всегда работает так, как обещано. (Указания: Патенты можно найти на сайте www. patent s. ibm. com. Для того чтобы понять, как может произойти сбой в этой схеме, достаточно информации, содержащейся в резюме данного патента.) 8.95. В синхронизирующем устройстве, представленном на рис. 8.102, 8.104 и 8.106, можно уменьшить задержку переноса байта из части схемы, работающей с тактовым сигналом RCLK, в часть схемы, где переключение происходит по тактовому сигналу SCLK, если запускать устройство опережающим импульсом SYNC. Представьте себе, что есть возможность вырабатывать этот импульс на любом бите принимаемого байта. Какой бы бит вы выбрали, чтобы минимизировать задержку? Проверьте также, удовлетворяет ли ваше решение условиям правильной работы схемы в случае максимальной задержки. Считайте, что временные параметры у всех компонентов такие, как у логических схем семейства 74АНСТ, а SR-защелка построена на паре вентилей ИЛИ-НЕ с перекрестной связью. Проведите детальный временнбй анализ предлагаемого вами решения. 8.96. В схеме управления синхронизирующего устройства, приведенной на рис. 8.106, вместо защелки иногда применяют переключающийся по фронту D-триггер, как показано на рис. 8.111. Выведите условия правильной работы этой схемы, эквивалентные неравенствам (8.1)-(8.3), для случаев максимапь-ной и минимальной задержки и посмотрите, ослабляются или становятся более жесткими требования, предъявляемые к задержкам при таком подходе. ASYNCIN (асинхронный входной сигнал) CLOCK >CLK CLR (системный таетовый сигнал) SYNCIN ч> CLOCK L METACLR L Синхронная система РИС.Х8.97. CLOCK ASYNCIN SYNCIN МЕТА METACLR.L 8.97. Известный проектировщик цифровых устройств изобрел схему, представленную нарис. Х8.97(a), в которой, согласно предположению, метастабильность преодолевается за один период системного тактового сигнала. Узел М - это безынерционный аналоговый детектор напряжения, сигнал на выходе которого равен I, если сигнал Q пребывает в метастабильном состоянии, и равен О в противном случае. Идея автора этой схемы состояла в следующем: если то обстоятельство, что сигнальная линия Q находится в метастабильном состоянии, обнаруживается тогда, когда сигнал CLOCK переходит на низкий уровень, то вентиль И-НЕ сбросит D-триггер, что, в свою очередь, исключит метастабильность выхода, вызовет появление О на выходе узла М, в результате чего сигнал на входе сброса D-триггера будет снят. Все компоненты в схеме достаточно быстрые для того, чтобы все описанное произошло задолго до того, как сигнал CLOCK перейдет на высокий уровень; ожидаемый вид сигналов приведен на рис. Х8.97(b). К сожалению, это синхронизирующее устройство иногда все же дает сбой, и знаменитый разработчик теперь придумывает карманы для джинсов. Объясните подробно, как именно происходит сбой, нарисовав соответствующие временные диаграммы.  ПРИМЕРЫ ПРОЕКТИРОВАНИЯ ПОСЛЕДОВАТЕЛЬНО СТНЫХ СХЕМ очти любая реальная цифровая система является последовательностной схемой: всегда имеется обратная связь, защелка или триггер, обеспечивающие зависимость поведения системы в данный момент от предыдущих входных воздействий. Но если бы мы стали разрабатывать или анализировать типичную цифровую систему как единую последовательностную схему, то все свелось бы к огромной таблице состояний. Например, компьютер с оперативной памятью объемом всего лишь 16 Мбайт является, строго говоря, последовательностной схемой с много ббльшим числом состояний, чем 2 °! В предыдущих главах мы видели, что обычно цифровую систему можно разбить на блоки меньших размеров, выделяя, например, пути прохождения данных, регистры и управляющие устройства (см. раздел 8.7.1). Действительно, у типичной цифровой системы бывает несколько функциональных узлов с четко очерченными границами раздела и соединениями между ними (такое разбиение поддерживается средствами VHDL, см. раздел 4.7.2), а каждый функциональный узел содержит иерархию из нескольких слоев абстракции [поддерживаемую как средствами VHDL, так и схематическими редакторами, позволяющими графически изображать компоненты (см. раздел 5.1.6)]. Таким образом, всегда можно свести задачу к рассмотрению блоков значительно меньшего размера. После всех этих разговоров я должен признать, что проектирование сложной иерархической цифровой системы выходит за рамки этого учебника. Но сердцем всякой системы или любой из ее подсистем является, как правило, конечный автомат или другая последовательностная схема, а это как раз то, чтол<ы можем изучить здесь. Эта глава будет попыткой закрепить ваше понимание принципов проектирования последовательностных схем и конечных автоматов посредством разбора нескольких примеров. На ранней стадии цифрового проектирования и даже на протяжении 80-х годов многие записывали таблицы состояний от руки и строили соответствующие схемы, используя методы синтеза, рассмотренные в парафафе 7.4. Однако сегодня едва ли кто-нибудь поступает таким образом. В настоящее время таблицы состоя- ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |
|||||||||||||||||