Звоните! 
 (926)274-88-54 
 Бесплатная доставка. 
 Бесплатная сборка. 
Ассортимент тканей

График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
Читальный зал -->  Программные средства foundation 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255 256 257 258 259 260 261 262 263 264 265 266 267 268 269 270 271 272 273 274 275 276 277 278 279 280 281 282 283 284 285 286 287 288 289 290 291 292 293 294 295 296 297 298 299 300 301 302 [ 303 ] 304 305 306 307 308 309 310 311 312 313 314 315 316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340 341 342 343 344 345 346 347 348 349 350 351 352 353 354 355 356 357 358 359

Рис. Х8.91. синхронизирующее устройство

ASYNCIN .

(асинхронный входной ситал)

74F74

CLOCK

D О -

>CLK QO-

74F74

74F74

74F74

МЕТА

D Q >CLK

SYNCIN

D Q >CLK

0 Q >CLK

(сигнал SYNCIN без

DSYNCIN

Синхронная система

(системный тактовый сигнал)

8.93. Определите значение MTBF для синхронизирующего устройства, приведенного на рис. Х8.91, предполагая, что частота переходов в асинхронном сигнале равна 4 МГц, а частота тактового сигнала - 40 МГц, что меньше максимальной частоты, найденной в задаче 8.91. В этих условиях сбой синхронизирующего устройства происходит только в том случае, когда сигнал DSYNCIN оказывается метастабильным. Другими словами, можно допустить, чтобы сигнал SYNCIN был метастабильным в течение короткого времени, пока это не влияет на сигнал DSYNCIN. В результате получается лучшее значение MTBF.

8.94. Посмотрите патент США № 4,999,528 Триггер с защитой от метастабильности и объясните, почему этот триггер не всегда работает так, как обещано. (Указания: Патенты можно найти на сайте www. patent s. ibm. com. Для того чтобы понять, как может произойти сбой в этой схеме, достаточно информации, содержащейся в резюме данного патента.)

8.95. В синхронизирующем устройстве, представленном на рис. 8.102, 8.104 и 8.106, можно уменьшить задержку переноса байта из части схемы, работающей с тактовым сигналом RCLK, в часть схемы, где переключение происходит по тактовому сигналу SCLK, если запускать устройство опережающим импульсом SYNC. Представьте себе, что есть возможность вырабатывать этот импульс на любом бите принимаемого байта. Какой бы бит вы выбрали, чтобы минимизировать задержку? Проверьте также, удовлетворяет ли ваше решение условиям правильной работы схемы в случае максимальной задержки. Считайте, что временные параметры у всех компонентов такие, как у логических схем семейства 74АНСТ, а SR-защелка построена на паре вентилей ИЛИ-НЕ с перекрестной связью. Проведите детальный временнбй анализ предлагаемого вами решения.

8.96. В схеме управления синхронизирующего устройства, приведенной на рис. 8.106, вместо защелки иногда применяют переключающийся по фронту D-триггер, как показано на рис. 8.111. Выведите условия правильной работы этой схемы, эквивалентные неравенствам (8.1)-(8.3), для случаев максимапь-ной и минимальной задержки и посмотрите, ослабляются или становятся более жесткими требования, предъявляемые к задержкам при таком подходе.



ASYNCIN

(асинхронный входной сигнал)

CLOCK

>CLK CLR

(системный таетовый сигнал)

SYNCIN

ч>

CLOCK L

METACLR L

Синхронная система

РИС.Х8.97.

CLOCK ASYNCIN SYNCIN МЕТА METACLR.L

8.97. Известный проектировщик цифровых устройств изобрел схему, представленную нарис. Х8.97(a), в которой, согласно предположению, метастабильность преодолевается за один период системного тактового сигнала. Узел М - это безынерционный аналоговый детектор напряжения, сигнал на выходе которого равен I, если сигнал Q пребывает в метастабильном состоянии, и равен О в противном случае. Идея автора этой схемы состояла в следующем: если то обстоятельство, что сигнальная линия Q находится в метастабильном состоянии, обнаруживается тогда, когда сигнал CLOCK переходит на низкий уровень, то вентиль И-НЕ сбросит D-триггер, что, в свою очередь, исключит метастабильность выхода, вызовет появление О на выходе узла М, в результате чего сигнал на входе сброса D-триггера будет снят. Все компоненты в схеме достаточно быстрые для того, чтобы все описанное произошло задолго до того, как сигнал CLOCK перейдет на высокий уровень; ожидаемый вид сигналов приведен на рис. Х8.97(b). К сожалению, это синхронизирующее устройство иногда все же дает сбой, и знаменитый разработчик теперь придумывает карманы для джинсов. Объясните подробно, как именно происходит сбой, нарисовав соответствующие временные диаграммы.




ПРИМЕРЫ ПРОЕКТИРОВАНИЯ ПОСЛЕДОВАТЕЛЬНО СТНЫХ СХЕМ

очти любая реальная цифровая система является последовательностной схемой: всегда имеется обратная связь, защелка или триггер, обеспечивающие зависимость поведения системы в данный момент от предыдущих входных воздействий. Но если бы мы стали разрабатывать или анализировать типичную цифровую систему как единую последовательностную схему, то все свелось бы к огромной таблице состояний. Например, компьютер с оперативной памятью объемом всего лишь 16 Мбайт является, строго говоря, последовательностной схемой с много ббльшим числом состояний, чем 2 °!

В предыдущих главах мы видели, что обычно цифровую систему можно разбить на блоки меньших размеров, выделяя, например, пути прохождения данных, регистры и управляющие устройства (см. раздел 8.7.1). Действительно, у типичной цифровой системы бывает несколько функциональных узлов с четко очерченными границами раздела и соединениями между ними (такое разбиение поддерживается средствами VHDL, см. раздел 4.7.2), а каждый функциональный узел содержит иерархию из нескольких слоев абстракции [поддерживаемую как средствами VHDL, так и схематическими редакторами, позволяющими графически изображать компоненты (см. раздел 5.1.6)]. Таким образом, всегда можно свести задачу к рассмотрению блоков значительно меньшего размера.

После всех этих разговоров я должен признать, что проектирование сложной иерархической цифровой системы выходит за рамки этого учебника. Но сердцем всякой системы или любой из ее подсистем является, как правило, конечный автомат или другая последовательностная схема, а это как раз то, чтол<ы можем изучить здесь. Эта глава будет попыткой закрепить ваше понимание принципов проектирования последовательностных схем и конечных автоматов посредством разбора нескольких примеров.

На ранней стадии цифрового проектирования и даже на протяжении 80-х годов многие записывали таблицы состояний от руки и строили соответствующие схемы, используя методы синтеза, рассмотренные в парафафе 7.4. Однако сегодня едва ли кто-нибудь поступает таким образом. В настоящее время таблицы состоя-



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255 256 257 258 259 260 261 262 263 264 265 266 267 268 269 270 271 272 273 274 275 276 277 278 279 280 281 282 283 284 285 286 287 288 289 290 291 292 293 294 295 296 297 298 299 300 301 302 [ 303 ] 304 305 306 307 308 309 310 311 312 313 314 315 316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340 341 342 343 344 345 346 347 348 349 350 351 352 353 354 355 356 357 358 359



ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку.



Звоните! Ежедневно!
 (926)274-88-54 
Продажа и изготовление мебели.


Копирование контента сайта запрещено.
Авторские права защищаются адвокатской коллегией г. Москвы
.