Звоните! 
 (926)274-88-54 
 Бесплатная доставка. 
 Бесплатная сборка. 
Ассортимент тканей

График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
Читальный зал -->  Программные средства foundation 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 [ 146 ] 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255 256 257 258 259 260 261 262 263 264 265 266 267 268 269 270 271 272 273 274 275 276 277 278 279 280 281 282 283 284 285 286 287 288 289 290 291 292 293 294 295 296 297 298 299 300 301 302 303 304 305 306 307 308 309 310 311 312 313 314 315 316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340 341 342 343 344 345 346 347 348 349 350 351 352 353 354 355 356 357 358 359

library IEEE;

use IEEE.std.logic.1164.all;

entity V74X148 is port (

EI L: in STD LOGIC;

I L: in STD.LOGIC.VECTOR (7 downto 0); A.L: out STD.LOGIC.VECTOR (2 downto 0); EO.L, GS.L: out STD.LOGIC

end V74X148;

architecture V74xl48p of V74xl48 is

signal EI: STD.LOGIC; - active-high version of input

signal I: STD.LOGIC.VECTOR (7 downto 0); - active-high version of inputs signal EO, GS: STD.LOGIC; ~ active-high version of outputs

signal A: STD.LOGIC.VECTOR (2 downto 0); ~ active-high version of outputs

begin

process (EI.L, I L, EI, EO, GS, I, A) variable j: INTEGER range 7 downto 0; begin

EI <= not EI.L; - convert input I <= not I.L; - convert inputs EO <= Ч ; GS <= 0 ; A <= ООО ; if (EI)=0 then EO <= 0 ; else for j in 7 downto 0 loop if I(j) = 4 then

GS <= 1; EO <= 0; A <= COSV.STD.LOGIC.VECTQRCj,3); exit; end if; end loop; end if;

EO.L <= not EO; - convert output GS.L <= not GS; - convert output A.L <= not A; - convert outputs end process; end V74xl48p;

Табл. 5.26 представляет собой поведенческую программу на языке VHDL для приоритетного шифратора, эквивалентного шифратору 74x148. В ней используется цикл FOR для поиска активизированного входа, начиная со входа с высшим

5.5.4. Описание шифраторов на языке VHDL

На языке VHDL шифраторы описываются так же, как и на языке ABEL. Мы можем ввести в программу на языке VHDL эквивалент таблицы истинности или явную запись соотношений, но гораздо нагляднее поведенческое описание шифратора. Так как в языке VHDL логическая конструкция IF-THEN-ELSE лучше всего описывает назначение приоритетов и доступна только в пределах процесса, мы применим поведенческий подход, ориентированный на использование процессов.

Табл. 5.26. Поведенческая программа на языке VHDL для 8-входового приоритетного шифратора типа 74x148



гфиоритетом. Подобно неюторым нашим предыдущим программам, в начале и в конце программы выполняется явное преобразование активного уровня. Кроме того, вспомните, что в разделе 4.7.4 была определена функция CONV STD LOGIC VECTOR {j , п) преобразования целого числа j в вектор STD LOGIC VECTOR заданной длины п. Эту программу легко модифицировать, если нужно задать приоритеты в другом порядке или изменить число входов, а также с целью расширения функциональных возможностей типа обнаружения входа, имеющего второй по старшинству уровень приоритета , о чем будет рассказано в разделе 6.2.3.

5.6. Устройства стремя состояниями

в разделах 3.7.3 и 3.10.5 были описаны электрические схемы КМОП- и ТТЛ-устройств, выходы юторых могут находиться в одном из трех состояний: 0,1 и Hi-Z. В этом параграфе мы покажем, как применять такие устройства.

5.6.1. Буферы с тремя состояниями

Основным устройством с тремя состояниями является буфер с тремя состояниями (three-state buffer), который часто называют драйвером с тремя состояниями (three-state driver). На рис. 5.53 показаны условные обозначения четырех конструктивно различных буферов с тремя состояниями. На рис. (а) и (Ь) изображены неинвертирующие буферы, а на рис. (с) и (d) - инверторы. У схемы с тремя состояниями имеется вход разрешения (three-state enable), указываемый в условном обозначении свер?. Когда на этот вход подан сигнал разрешения, который может иметь высокий активный уровень [рис. (а) и (с)] или низкий активный уровень [рис. (Ь) и (d)], устройство ведет себя как обыкновенный буфер или инвертор. Когда сигнал на входе разрешения имеет неактивный уровень, выход устройства становится плавающим , то есть переходит в высоко им педансное, разомкнутое состояние (Hi-Z) и функционально ведет себя так, как будто там ничего нет.

(а) (Ь) (с) (d)

Рис. 5.53. Различные буферы с тремя состояниями: (а) неинвертируюш1й, с высоким активным уровнем сигнала разрешения; (Ь) неинвертируюшяй, с низким активным уровнем сигнала разрешения; (с) инвертирующий, с высоким активным уровнем сигнала разрешения; (d) инвертирующий, с низким активным уровнем сигнала разрешения

Устройства с тремя состояниями позволяют нескольким источникам совместно использовать одну линию коллективного пользования при условии, что в это время на линии говорит только одно устройство. На рис. 5.54 приведен пример, как это можно сделать. Тремя входными битами SSRG2-SSRC0 выбирается один из восьми источников данных, который может выдавать сигналы на единственную линию SDATA. Дешифратор 3x8 типа 74x138 обеспечивает на данном о-зке вре-



мени активизацшо сигнала только на одной из восьми линий SEL, разрешая только одному буферу с тремя состояниями выдавать данные на линию SDATA. Но если активный уровень присутствует не на всех входах EN, то все буферы остаются в третьем состоянии. В этом случае логическое значение на линии SDATA не определено.

1-разрядная линия коллективного пользования

74x138

EN1 --

EN3 L-io

SSRCO--

SSRC1 --

SSRC2--

YO Y1 Y2 Y3 Y4 Y5 Y6 Y7b

. 15 SELP L

14 SELQ L

13 SELR L

12 SELS L

11 SELTJ.

10 SELUL

. 9 SELV L

SELW.L

SDATA


Рис, 5.54. Восемь источников сигналов с тремя состояниями, совместно использующих линию коллективного пользования

Типичные устройства с тремя состояниями создаются так, чтобы переход в состояние Hi-Z происходил быстрее, чем выход из этого состояния. (В обозначениях, принятых в справочных данных, обе величины t и меньше, чем значения pZL pZH также раздел 3.7.3.) Это означает, что в случае, когда выходы двух устройств с тремя состояниями подключены к одной и той же линии коллективного пользования и мы одновременно переводим в третье состояние одно из устройств и выводим из этого состояния другое устройство, первое устройство отключается от линии коллективного пользования прежде, чем будет подключено второе. Это важный момент. Действительно, если бы оба устройства одновременно были открыты и попытались установить на линии противоположные значения выходных сигналов (О и 1), то в системе потек бы чрезмерно большой ток, создавая помехи (см. раздел 3.7.7). Когда такая сшуащм возникает, ее часто называют борьбой (fighting).



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 [ 146 ] 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255 256 257 258 259 260 261 262 263 264 265 266 267 268 269 270 271 272 273 274 275 276 277 278 279 280 281 282 283 284 285 286 287 288 289 290 291 292 293 294 295 296 297 298 299 300 301 302 303 304 305 306 307 308 309 310 311 312 313 314 315 316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340 341 342 343 344 345 346 347 348 349 350 351 352 353 354 355 356 357 358 359



ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку.



Звоните! Ежедневно!
 (926)274-88-54 
Продажа и изготовление мебели.


Копирование контента сайта запрещено.
Авторские права защищаются адвокатской коллегией г. Москвы
.