(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> База цифровых устройств Так, в частности, если для адресации субмодулей CMl и СМ2 использовать не 14 разрядов адреса, как в последнем примере, а 15 при назначении адресов 0OXdd...d для первого субмодуля и 01Xdd...d для второго, то первая четверть АП будет занята адресами CMI, вторая - адресами СМ2, а третья и четвертая свободны. Иначе говоря, расходование областей АП окажется вдвое меньшим, чем для схемы (рис. 5.16, б), но, в то же время, в схеме декодирования адреса вместо инвертора пот1)ебуется дешифратор 2 на 4 , В итоге получается вариант, промежуточный между схемами абсолютной адресации и неабсолютной с минимальным числом адресных разрядов. Пример 5 Для работы процессора с ИС памяти наряду с сигналами адресации нужны и другие управляюшие сигналы. На рис. 5.17 дан пример выработки сигналов упраштения для тактируемого SRAM, требующего импульсных стналов CS. Для возврашения CS к пассивному (высокому) уровню между циклами обращения к ЗУ, что и придает импульсный характер этому сигналу, используется кон-ьюнкция сигналов MEMR и MEMW как сигнал разрешения работы дешифратора. В этом случае между циклами обращения к ЗУ и сигнал чтения из памяти MEMR и сигнал записи в память MEMR пассивны, т. е. имеют единичные уровни. При этом на выходе конъюнктора вырабатывается единичный сигнал, запрещающий работу дешифратора, на выходе которого формируются пассивные (единичные) уровни, т с. снимаются сигналы CS. При любом обращении к памяти активизируются (становятся нулевыми) сигнал MEMR или MEMR, что создает пулевой сигнал на выходе конъюнктора и разрешает работу дешифратора. RD Ю/М WR
С5 медленного Ц субмодупя Силналы субмодупей памяти  Рис. 5.17. пример схемы выработки сигналов управления для тактируемого статического ЗУ На рис, 5-17 показан также возможный способ выработки сигнала готовности, подаваемого на вход RDY микропроцессора. Когда микропроцессор обращается к медленному субмодулю, соответствующий сигнал CS становится нулевым, и совпадение двух нулей на входах элемента ИЛИ-НЕ дает на его выходе единицу, запускающую генератор одиночных импульсов GI. На время существования этого импульса сигнал готовности снимается, и МП вводит в цикл обращения к памяти такты ожидания. По окончании импульса появляется сигнал RDY, МП выходит из состояния ожидания и реализует операцию обмена. Длительность импульса подбирается соответственно требованиям медленного субмодуля. Показанный на рис. 5.18 генератор вырабатывает одиночный импульс, синхронизированный с тактовыми импульсами системы. При отсутствии сигнала WAIT в каждом машинном цикле сигнал ALE сбрасывает триггеры, на вход элемента И-НЕ действует нулевой сигнал с выхода триггера TI и, следовательно, сигнал RDY= L Появление сигнала WAIT приводит к установке первым же тактовым импульсом триггера TI, на входах элемента И-НЕ оба сигнала становятся единичными и выход RDY принимает нулевое значение. Это состояние продлится до тех пор, пока единичное состояние не продвинется по цепочке триггеров до конца. Установка триггера Тп создает на входе элемента И-НЕ нулевой сигнал, и RDY станет единичным, что позволит МП перейти к операции обмена. Вводимое число тактов ожидания здесь соответствует числу триггеров в цепочке, начиная с Т2. С1К Т R г Рис. 5.18. Пример схемы генерации сигнала нвготоаности при работе процессора с памятью малого быстродействия Анализ нагрузочных условий После разработки функционально-логической схемы управления памятью следует провести анализ нагруженности всех ее элементов. Такой анализ требует учета как токовой нагрузки в обоих статических состояниях, так и емкостной нагрузки. Для обоих состояний выхода элемента суммарный ток нагрузки не должен превышать указанного в технических условиях (ТУ) допустимого выходного тока. Суммарная емкость входов, подключенных к выходу данного элемента в сумме с емкостью монтажа также не должна превышать допустимой для данного элемента. Для выходов типа ок (с открытым коллектором) определяютея сопротивления резисторов внешней цепи ~ R ( - S --)- Перегрузки элементов должны быть устранены введением буферных каскадов или другими способами (см. § 1.6). Согласование временных диаграмм МП и ЗУ Имея уточненную по результатам анализа нагрузок схему, можно рассмотреть задачу согласования временных диафамм МП (точнее, системной шины) и ЗУ. Такое согласование - необходимое условие рабоюспособности системы. Исходными данными для анализа временных соотношений еигнагюв являются: □ временные диаграммы машинных циклов МП; □ временные диафаммы циклов работы ЗУ; П схема адресации и формирования управляющих сигналов ЗУ; □ сведения о задержках сигналов в элементах схемы и цепях связи между ними. При определении задержек элементов следует иметь в виду их зависимость от емкостных нагрузок на выходе ИС (см. §1.1). Перечень режимных параметров ЗУ (необходимых длительностей сигналов, их предустановок, времен удержания и сохранения) достаточно велик. Методика их обеспечения будет показана на примере некоторых парамет15ов. Анализ для других выполняется аналогичным способом. AD, ALE lO/M RD -A К / <Ьу /Часть старшего Младший полуадрвс и часть старшего полуадреса полуадреса ИС памяти Шина данных Рис. 5.10. Схема трактоа передачи сигналов при управлении памятью
ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |
||||||||||