(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> База цифровых устройств Таблица 9.3 Таблица 9.4 Вход ХО XI Исходное состояние
Фрагмент VHDL-программы, описывающий такой автомат, имеет вид, приведенный в лисгинге 1. Предполагается, что перечислительный тип state задан списком имен, переменные у и х объявлены в bitity блока, в котором определен данный процесс, и их тип задан списком имен-значений. Процесс после задания исходного состояния (s<=sO) входит в бесконечно повторяющуюся петлю, в начале которой помещен оператор WAIT. Примененная конструкция оператора соответствует синхронному автомату, состояние которого изменяется по тактирующему сигналу р с1к, причем р с1к является глобальной переменной проекта. Важно обратить внимание на то, что изменения состояний происходят в момент появления нарастающего фронта сигнала р с1к, т. к. запускающее событие определено как появление единицы и наличие переходного процесса на входе р с1к . Синтаксическая конструкция pclkstable называется атрибутом сигнала. Ат-рибут сигнала может принимать значение истинно или ложно и характеризует некоторые свойства сигнала на момент моделирования (в данном контексте - переходный режим). Использование в качестве условия продолжения процесса выражения not pclkstable соответствует реальной структуре устройства, реализующего автомат, в котором состояние отображается состоянием регистра. Так как этот регистр является одновременно датчиком информации о текущем состоянии и приемником нового значения, во избежание гонок необходимо использовать регистры с динамическим управлением, реагирующие на изменение сигнала, что и задается используемой конструкцией условия в операторе Wait. Листинг 1 - описано вне процесса TYPE state IS (sO,sl,s2); TYPE input IS (xO,xl); TYPE output IS (уО,у1,у2); j PROCESS BEGIN s<-чО; MXIP WAI1 MTIL (p rik--- ANI NOT ! :lk=,teble); - Реализация переходов ; CASE s IS when sO if x -xO ram S<=30j elseib (x-xl) then s<=sl; else s<=3.i HMD IF; when sl=> if x=xO then si; el.TETF x-xl the: s- ii; ELSE Ж-! j a.-.-> if; WHEN -f >:-xu THEN E<=si; СЬЗЫ! x-xl IHEB 3*fcaJ; tua. s- i( EHO IFl when S3=> if x-xt then s<-s3; i-3EIF x-xl THEN S<=s0. ese S<-s2, end if; end case; Формирование выходов if Cs-s3 and x-xl) THEN y<=yl; elseif (S=sO anu x-x2) THEN y<Tii else y<=yO; end if; end LOOP; end PROCESS; signal х: input; signal y out :outpot; signal s: state; После вычисления нового состояния и выходных сигналов (обратите внимание на то, что сигналы вычисляются на основе состоя1Н1Й. которые бьши перед фронтом тактирующего сигнала, а не вычисленных в текущем никле) программа переходит в состояние ожидания гювого запускающего события. Наличие определенных стереотипов и у проектировщиков, и у САПР для описания типовых фрагментов ЦУ позволяет упростить написание и понимание описаний на языке VHDL достаточно сложных систем. § 9.4. Пример автоматизированного проектирования цифрового устройства с использованием языков описания аппаратуры Современные методы и средства проектирования рассмотрим на примере разработки устройства, либо записываюн[его по запросу параллельный восьмиразрядный код в буферное ОЗУ, либо выводящего байт из заданного адреса буферного ОЗУ в форме последовательного кода. Будем .оля определенности ориентироваться на микросхемы программируемой логики фирмы Акега, а вследствие этого и на САПР этой же фирмы МАХ + PLUS II. Первый этап. Рассмотрение ТЗ на разрабатываемое устройство Независимо от формы представления, ТЗ очевидно должно содержать следующие ключевые сведегнтя: □ об-ьем буферного ОЗУ 256 восьмиразрядных слов; о запись в ОЗУ осуществляется сигналами внешнего управляющего устюй-ства; П внешнее чтение статуса устройства позволяс! определить состояние его выходного регистра (пуст или полон); □ вывод последовательного кола осушествляется по запросу приемника последовательного кода и сопровождается стробирующнми сигн!и1ами со стороны разрабатываемого устройства Пе1ечисленныс выше пункты ТЗ предопределяют основные блоки устройства и их взаимодействие. Блочная схема устройства приведена на рис. 9 Ь. Функциональное назначение блоков следует из их названий. Схема укрупненно отображает следующие процессы. Внешнее управляющее устройство (процессор) обеспечивает запись байтов в ОЗУ, подавая на него помимо ланных также 8-разрядный адресный код и строб записи Wriie. Преобразователь параллельного кода в последователь-
ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |
||||||||||||||||||||||||||||||||||||||