(926)274-88-54
Бесплатная доставка.
Бесплатная сборка.
График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
|
|
Звоните! (926)274-88-54 Бесплатная доставка. Бесплатная сборка. |
Ассортимент тканей График работы: Ежедневно. С 8-00 до 20-00. Почта: soft_hous@mail.ru |
  
|
Читальный зал --> База цифровых устройств INX Н 2004 23 MOV М, А 2Ю5 77 Команда загрузки непосредственных данных в пару регистров LX1 ГрЬзЬ имеет код 0ОПР00О1 (см. табл. 5.3) Пара регистров имеет адрес ПР = 10. Подставив это значение в код команды, получаем код 21. В правом столбце записана команда в кодах. Она имеет вид: 21 00 01, т. к. после кода операции из памяти извлекаются сначала младший (00), а затем старший (01) байты. Команда трехбайтная и занимает ячейки памяти 2000.2002. Однобайтная команда MOV А, М пересылки из памяти в аккумулятор яв.]я-ется вариантом команды MOV г, М с колом ОШПППО. Подставив в этот код адрес регистра А = 111, получаем код команды 7Е. Команда INX Н прибавляет единицу к содержимому регистровой пары и является вариантом, код которого получается из кода ООПРООП при подстановке адреса пары регистров 10, что дает код 23. Последняя команда фрагмента программы (пересылка из аккумулятора в память) MOV М, А, имеющая код 77, передает в ячейку памяти, адрес который находится в регистровой парс И, содержимое аккумулятора. Эта команда завершает выполнение фрагмента программы. Последовательность четырех рассмотренных команд сгенерирует временные диафаммы (рис. 5.12), посредством которых протрамма будет выполнена. uohjoipoh IT1 Т2 ТЗ Т4) Т1 Т2 ТЗ I Т1 Т2 ТЭ IT1 12 ТЗ T4I Ti T2 ГЗ iTI Т2 ГЗ Т4 15 161 2002Н Ж 2003Н Ж 0100Н ;Х >- ШАГАВ) < 2000Н Рис. 5.12. Реализация программы сигналами шин микропроцессорной системы т1 т2 тз Т41 Т1 тг тз < 2U05H >< Q1C1H > § 5.4. Схемы подключения памяти и внешних устройств к шинам микропроцессорной системы Управление памятью и внешними устройствами рассмотрено с общих позиций в § 5.2. Проиллюстрируем теперь обшие принципы примерами конкретных решений. При лроектировашш схем подключения микросхем памяти к микропроцессору решаются следующие задачи: 3 разработка схем адресации памяти и формирования управляющих сигналов на функционально-логическом уровне; □ анализ нагрузочных условий в полученной схеме, обеспечение рабочих режимов для выходов с открытым коллектором (стоком) и введение при необходимости буферных элсмС1ггои для устранения перегрузок источников сигналов; П согласование временных диаграмм микропроцессора и микросхем памяти. При адресации памяти размещают адреса постоянных и оперативных ЗУ в заданных областях адресного пространства. Примечание Для краткости адреса в АП обычно выражают в шестнадцатиричной системе счисления, информационные емкости памяти, как правило, оцениваются величинами К = 2 или М = 2°. Наиболее привычна для человека десятичная система счисления, а в цифровой технике используется двоичная. Поэтому при работе приходится переходить от одних единиц к другим. В задачах адресации памяти чаще всего встречаются преобразования значений в числах К или М в шестнадцатиричные и обратно. Для облегчения таких переходов удобно пользоваться следующей таблицей (числа в первой строке измеряются в единицах К).
Пример 1 Типовым элементом схем адресации является дешифратор, в котором используются как информационные, так и разрепшющие входы. На рис. 5.13 приведена схема адресации ПЗУ, составленного из трех субмодудеи с организацией 4КхК. Адреса занимают I2K в верхней части АП, т. е. зону от ООООН до 2FFFH (последний адрес легко вычислить, пользуясь таблицей, приведенной выше, как сумму шестнадцатиричных значений, соответствующих выражению (8К -н 4К - I)). Ситнал разрешения работы дешифратора Е = EjEiEj. Двенадцать младших разрщов адреса выбирают ячейку в субмодудс. Старшие разряды адреса декодируются для ([тормирования сигналов выбора щтисталда CS. Стробирую-щим сигналом RD определяется интервал выполнения операции чтения. Одним из условий разрешения работы дешифратора является низкий уровень сигнала Ю/М.  Рис. 5.13- Г1ример адресации модуля памяти Пример 2 Адресация модуля памяти, составленною из субмодулей с организацией 2Кх8 при размещении адресов в зоне АП, начинающейся с адреса КОООН, может использовать дешифратор, включенный, как показагю на рис. 5.14 Если адрес находится в пределах 8000H...BFFFH, то работа дешифратора разрешена, т. к. этим пределам отвечают условия А = I и Ам = 0. Область АП, лежащая в указанных пределах, в зависимости от значений битов А13...А11 делится на части по 0800Н адресов в каждой (OSOOH = 2К). Каждый из выходов дешифратора сигналом CS может выбирать ЗУ с числом хранимых слов 2К. Линии адреса Аю-о адресуют ячейки на кристалле. А -10/М-
Рис. 5.14. Вариант адресации модуля пвмяти Пример 3 Рассмотрим пример размещения в АП адресов ПЗУ, ОЗУ и ВУ, т. е. совмещенный ввод/вывод. Для памяти используем абсолютную адресацию, а для
ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку. Звоните! Ежедневно! (926)274-88-54 Продажа и изготовление мебели. Копирование контента сайта запрещено. Авторские права защищаются адвокатской коллегией г. Москвы. |