Звоните! 
 (926)274-88-54 
 Бесплатная доставка. 
 Бесплатная сборка. 
Ассортимент тканей

График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
Читальный зал -->  База цифровых устройств 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 [ 69 ] 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176

Одним из элементов структуры Флэш-памяти является накопитель (матрица запоминающих элементов). В схемотехнике накопителей развиваются два направления: на основе ячеек типа ИЛИ-НЕ (NOR) и на основе ячеек шпа И-НЕ (NAND).

Разрядные линии выборки

Словарные линии выборки

Разрядные линии считывания Рис. 4.19. Структура матрицы накопителя Флэш-памяти на основе ячеек ИЛИ-НЕ

Накопители на основе ячеек ИЛИ-НЕ (с параллельным включением ЛИ.Э-МОП-транзисторов с двойным затвором) обеспечивают быстрый доступ к словам при произвольной выборке. Они приемлемы для разных применений, но наиболее бесспорным считается их применение в памяти шш хранении редко обновляемых данных. При этом возникает полезная преемственность с применявшимися ранее ROM и EPROM, сохраняются типичные сигналы управления, обеспечивающие чтение с произвольной выборкой. Структура матрицы накопителя показана на рис. 4.19. Каждый столбец представляет собою совокупность параллельно соединенных транзисторов Разрядные линии выборки находятся под высоким потенциалом. Все тран-зисгоры невыбранных строк заперты. В выбранной строке открываются и передают высокий уровень напряжения на разрядные линии считывания тс



транзисторы, в плавающих затворах которых отсутствует заряд электронов, и, следовательно, пороговое напряжение транзистора имеет нормальное (не повыщенное) значение.

Накопители на основе ячеек ИЛИ-НЕ щироко используются фирмой Intel. Имеются мнения о конкурентоспособности этих накопителей и в применениях, связанных с заменой жестких магнитных дисков Флэш-памятью. Структуры с ячейками И-НЕ более компактны, но не обеспечивают режима произвольного доступа и практически используются только в схемах замены магнитных дисков В схемах на этих ячейках сам накопитель компактнее, но увеличивается количество логических элементов обрамления накопителя. Для улу>Ш1ения технико-экономических характеристик в схемах Флэш-памяти применяются различные средства и приемы:

1. Прерывание процессов записи при обращениях процессора для чтения (Erase Suspend). Без этого возникали бы дли1ч:льныс простои процессора, т. к. запись занимает достаточно большое время. После прерывания процесс записи возобновляется под управлением внутренних средств Флэш-памяти.

2. Внутренняя очередь команд, управляющих работой Флэш-памяти, которая позволяет организовать конвейеризацию выполняемых операпий и ускорить процессы чтения и записи

3. Программирование длины хранимых в ЗУ слов для согласования с различными портами ввода/вывода.

4. Введение режимов пониженной мощности на время, когда к ЗУ пет обращений, в том числе режима глубокого покоя, в котором мощность снижается ло крайне малых значений (например, ток потребления снижается до 2 мкА). Эти особенности очень важны для устройств с автономным (батарейным) питанием.

5. Приспособленность к работе при различных питающих напряжениях (5 В; 3,3 В и др.). Сама схема чувствует уровень питания и производит необходимые переключения для приспособления к нему.

6. Введение в структуры памяти страничных буферов для быстрого накопления новых данных, подлежащих записи. Два таких буфера могут работать в режиме, называемом пинг-понг , когда один из них принимает слова, подлежащие записи, а другой в это время обеспечивает запись своего содержимого в память. Когда первьпг буфер заполнится, второй уже освободится, и они поменяются местами.

7. Различные меры защиты от случайного или несанкционированного доступа.

Флэш-память с адресным доступом, ориентированная на хранение не слишком часто изменяемой информации, может иметь одновременное стирание



всей информации (архитектура Bulk Erase) или блочное стирание (архитектура Booi Block Flash-Memory).

Имея преемственность с ЗУ типов EEPROM и EPROM, разработа1И1ыми ранее, схемы Флэш-памяти предпочтительнее EEPROM по информационной емкости и стоимости в применениях, где не требуется индивидуальное стирание слов, а в сравнении с EPROM обладают тем преимуществом, что не требуют специальных условий и аппаратуры для стирания данных, которое к тому же происходит гораздо быстрее.

Память типа Bulk Erase

Память типа Bulk Erase фирмы Intel, наиболее известной среди разрабОчи-ков Флэш-памяти, имеет время записи байта около 10 мкс, допускает до 10 циклов стирания, напряжение программирования для нее составляет 12 В ± 5%, ток активного режима около 10 мА, в режиме покоя около 50 мкА. Время доступа при чтении равно приблизительно 100 не, время стирания и время программирования всего кристалла составляет 0,6...4 с Ш1Я кристаллов емкостью 256 Кбит...2 Мбит.

В отличие от традиционного управления схемами памяти с помощью адресных и управляющих сигналов. Флэш-память имеет дополнительное управление словами-командами, записываемыми процессором в специальный решстр, функционирующий только при высоком уровне напряжения на выводе микросхемы, обозначаемом Upp (напряжении профаммирования). При отсутствии такого уровня Upp схема работает только как память для чтения под управлением традиционных сигналов, задающих операции чтения, снижения мощности, управления третьим состоянием и вьшачи идентификатора.

На рис 4 20 показана структура Флэш-памяти типа Bulk Erase (схемы 28F010, 28F020 фирмы Intel и др.).

Входы А являются адресными, причем в течение цикла записи адреса фикси руются в регистре-защепке по сигнвлу строба STB. Ввод/вывод данных (пинии DQ) осуществляется через буферы с третьим состоянием. В течение цикла за-писи данные фиксируются в ретистре-защелке

Си-налы СЁ, бЕ и WE L-активны. Сигнал СЕ активизирует управляющую логику, буферы ваода/вывода данных, дешифраторы адреса DCy, DCx и усилители чтения. При высоком уровне сигнала СЕ (схема не выбрана) Вуферы входят в третье состояние, а потребление мощности снижается до уровня покоя (Standby)

Сигнал ОЕ низким уровнем разрешает вывод данных через буферы в течение циклов чтения (естественно, только при низком уровне сигнала СЁ}.

Сигнал WE разрешает запись в регистр команд и матрицу запоминающих ячеек и своими фронтами загружает регистры-защепки (отрицательным - ре-гистр-защвлку адреса, положительным - данных).



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 [ 69 ] 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176



ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку.



Звоните! Ежедневно!
 (926)274-88-54 
Продажа и изготовление мебели.


Копирование контента сайта запрещено.
Авторские права защищаются адвокатской коллегией г. Москвы
.