Звоните! 
 (926)274-88-54 
 Бесплатная доставка. 
 Бесплатная сборка. 
Ассортимент тканей

График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
Читальный зал -->  База цифровых устройств 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 [ 143 ] 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176

возможностью объединения в более крупные блоки. Можно объединять два элемента LUT лля воспроизведения функций пяти переменных.

Выход переноса

G4 G3 -G2 . G1 -

F4 F3 . F2 . F1

D S Q С

ЕС R

D S Q С

Секция Вхсд переноса

-YB Y -YQ

X

Перенос Перенос

Перенос Перенос

Рис. 8.22- Схема секции (а) и схема связей КЛБ с сисгемой межсоелинений {б]




Рис. 8.22. (окончание) Общий план (в) СБИС семейства Virtex

Блоки ввода/вывода в регистровом режиме имеют задержки по пути такт-выход 6 НС без PLL и 3,5 не с PLL. Максимальный темп передач ввода/вывода 110 МГц без PLL и 160 МГц с PLL,

В области памяти содержится набор 2-портовых SRAM по 4 Кбит каждый с несколькими вариантами организации (4К х 1, 2К х 2, 1Кх4, 512x8, 256 x 16). Память синхронная, время цикла 10 не. Предусмотрены конфигурации памяти типа видеобуфера, буферов FIFO.

Внутренняя область состоит из матрицы блоков (Versa Block), содержащих переключательные блоки ПБ и КЛБ (рис. 8.22, 6). Внутри КЛБ созданы быстрые пути трассировки. Между КЛБ образованы связи общего назначения и некоторое количество прямых связей (см. §8.2). Линии обратных связей обладают малыми задержками, поэтому воспроизведение сложных функций с помощью нескольких LUTs не ведет к большим потерям быстродействия. Прямые связи обеспечивают межсоединения двух смежных КЛБ в горизонтальном направлении, разгружая в известной степени систему межсодине-ний общего назначения.

С каждым Versa-блоком связан ПБ (CRM, General Routing Matrix), коммутирующий горизонтальные и вертикальные связи. В системе связей есть не только линии одинарной длины, передающие сигналы от одной GRM к другой смежной, но и буферированные линии передач на расстояние в 6 GRM. По всей длине и ширине кристалла проходят длинные линии.

На периферии кристалла расположены блоки ввода/вывода с буферирова-нисм входных и выходных сигналов и управлением третьим состоянием.



Глава в 431

Программируются такие возможности, как регулировка крутизны фронта, подтягивание линии к высокому потенциалу, регулировка задержки и другие аспекты операции буферирования. Возможен выбор того или иного стандарта сигналов интерфейса, включая GTL+, SSTL, LVTTL. Многообразные ресурсы трассировки дополнены средствами, назиа11ными VersaRing. Это интерфейс между логикой внутренней области и блоками ввода/вывода, позволяюший перекоммутировать связи с внешними выводами, так что при модификации схемы во внутренней области связи с мота-жом печатной платы могут не изменяться.

Параметры микросхем семейства Viitex приведены в табл. 8.4 (см. § Я5). Микросхемы типа система на кристалле выгтускаются и рядом других фирм: Ultra 39К (Cypress Semicond.), QL (Quick Logic), ispLSHOOV (Lattice Semi-cond.), ProASlC500K (Actel), PSD (WSI) и др.

§ 8.5. Параметры и популярные семейства СБИС программируемой логики

СБИС ПЛ характеризуются многими параметрами и их подробная классификация по разнообразным признакам сложна и г-ромозлка. К важнейшим параметрам относятся:

□ кратность программирования (однократное, многократное с ограничением числа циклов, неограниченно многократное), определяемая типом протраммируемых элементов;

□ уровень интеграции (максимальный уровень интеграции определяется возможностями технологических процессов);

□ быстродействие (ограничииается возможностями техтюлогических процессов):

П структурная организация (FPGA, CPLD, гибкая логика со смешанной архитектурой, схемы типа система на одном кристалле ), в частности, наличие или отсутствие специализированных областей встроенной памяти.

Кроме перечисленных параметров, важную роль иптает и ряд других: тип базового логического элемента, постоянства или непостоянство задержек сиша/юи в путях их передачи, наличие или отсутствие интерфейса JTAG и программирования в системе 1SP, совместимости со статщаргными интерфейсами (в частности, шиной РС1), уровни питающих напряжений и режимы пониженной мощности, наличие средств засекречивания реализованного проекта и др.

Способы оценки таких параметров, как уровень интетрации (Density) и быстродействие (Performance) требуют пояснений.

Уровень интеграции (сложность)

Уровень интетрации СБИС ПЛ оценивается числом эквивалентных вентилей (обычно это вентили 2И-НЕ), размешенных на кристалле Объективная



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 [ 143 ] 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176



ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку.



Звоните! Ежедневно!
 (926)274-88-54 
Продажа и изготовление мебели.


Копирование контента сайта запрещено.
Авторские права защищаются адвокатской коллегией г. Москвы
.