Звоните! 
 (926)274-88-54 
 Бесплатная доставка. 
 Бесплатная сборка. 
Ассортимент тканей

График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
Читальный зал -->  Полупроводниковая схемотехнология 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 [ 111 ] 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168

цательного знака vs означает положительное переполнение (OV). Отсюда следует

Если оба слагаемых отрицательны, результат также должен быть меньше нуля. В этом случае появление положительного знака является критерием для обнаружения отрицательного переполнения. Отсюда следует

Для любого переполнения на основании полученных выражений можно записать

0V= 0V* + 0V- = VVgVs + VVbVs-

(19.11)

Чтобы обнаружить возникновение неверного результата из-за переполнения сумматора, можно дополнить его схему специальными цепями для вычисления функции (19.11). Например, это предусмотрено 1 четырехразрядном арифметическом гстройстве Am 25LS2517 фирмы Advanced .Шсго Devices .

19.6. УМНОЖИТЕЛИ

Рассмотрим умножение двоичных чисел сначала на численном примере. Вычисляя произведение 13-11 = 143, получим

1101 1011

1101 + 1101 + 0000 + 1101

10001111

Отметим, что в случае представления чисел в двоичном коде все вычисления выполняются достаточно просто, поскольку умножение производится только на единицу и нуль. Поэтому для вычисления про-

Для обнаружения переполнения можно испо.чьзовать также сигнал переноса с:

0V = cs®Vs®Vyi®VB.

Доказательство этого тождества легко проводится на основании выражений (19.1), (19.10) я {19.U).-Прим. перев.

изведения необходимо каждый раз сдвигать множимое на один разряд влево. Полученное в результате сдвига частное произведение прибавляется к результату, если соответствующий данному шагу сдвига разряд множителя равен единице. Если он равен нулю, то сложение не происходит. Таким образом, в процессе умножения отдельные разряды множителя анализируются последовательно друг за другом, поэтому этот метод умножения называется последовательным.

Такую процедуру можно реализовать с помощью регистра сдвига и одного сумматора. Однако в случае подобной схемы с памятью необходимо использовать программное управление. Как мы уже видели при рассмотрении преобразования двоичного кода в двоично-десятичный, процесс сдвига можно также реализовать с помощью комбинационной схемы, соединяя соответствующим образом N сумматоров. Хотя при этом требуется много сумматоров, нет необходимости в регистре сдвига и устройстве управления. Но основным преимуществом является сокращение времени оператщи, поскольку оно определяется уже не тактами управления, а литпь временем задержки логических элементов.

На рис. 19.38 показана возможная структура комбинационной схемы для умножения 4x4 разрядов. Для суммирования можно использовать неоднократно упоминавшиеся ранее арифметические блоки SN 74181, поскольку вьшолняемая ими функция может изменяться с помощью нескольких управляющих сигналов. Множимое X подключается параллельно к четырем суммирующим входам bg-i-bj всех арифметических блоков. Множитель поразрядно подается на их управляющие входы т. При этом сигнал m действует следующим образом:

3 = 1

А + О при m = О, А + В при m = 1.

Предположим шачала, что дополнительное число К = 0. Тогда на выходе первого арифметического блока появится результат

So = Х-уо.

Это произведение соответствует первому слагаемому в приведенной ранее схеме ум-



ножения. Младший разряд Sq является младшим разрядом обшего произведения Р; он передается непосредственно на выход схемы. Более старшие разряды Sq складываются во втором сумматоре с выражением Х-у1. Возникающее при этом число представляет собой промежуточную сумму первой и второй строк в схеме умножения. Ее младший разряд является вторым по старшинству младшим разрядом Р; следовательно, он поступает в разряд Pi результата. Аналогичным образом формируются и следующие, более старшие промежуточные суммы. С целью пояснения вышеизложенного на рис. 19.38 приведены числовые значения всех величин для ранее рассмотренного примера.

С помощью дополнительных входов ко-гкз можно прибавить к произведению еще одно 4-разрядное число К. При этом в умножителе выполняется следующая

операция:

Р = XY+ К.

Расширение этой схемы для чисел большой разрядности производится непосредственно путем увеличения разрядности и числа сумматоров. Для каждого следующего разряда множителя Y в нижний угол схемы добавляется еще один арифметический блок. Для увеличения разрядности множимого X следует наращивать длину слова, увеличивая количество арифметических блоков в каждой ступени.

Блоки, состоящие из двух управляемых суммирующих схем, очерченных на рис. 19.38 штрихпунктирной линией, выпускаются в виде интегральных микросхем 4x2 разрядных умножителей:

Am 25S05 (ТТЛ) фирмы Advanced Micro Devices, 93S43 (ТТЛ) фирмы Fairchild.

X,-.

bjbibibo ОуОг а, ад Упрадляемыа сз/мматсрт

C4S3 SzS? So

bjbg babe озОг о,ад Управляемый сумматор т So

bjbi b,bo aa a, ад Управляемый сумматор т

C4S3 SgS; Sg

ЬзЬг b,bg аог а,ад j Чпрёляешй сумматор т

C4S3 SjSi So

PrPs PsP4

Рис. 19.38. Схема умножения двух четырехразрядных чисел. Показан пример 13-11 = 143. Результат: P = XY+K.



При использовании этих микросхем время умножения достигает следуюищх значений:

Разрядность, бит

Число микросхем Врема

операции,

16 X 16

24 X 24

Умножители, выпускаемые в виде инте-фадьных микросхем с высокой степенью интеграции:

8 X 8 бит: ММ 67558 (ТТЛ), фирмы MMI, 80 НС,

8x8 бит: MPY-8 (ТТЛ), фирмы TRW, 60 нс,

12 X 12 бит: MPY-12 (ТТЛ), фирмы TRW, 80 нс,

16 X 16 бит: MPY-16 (ТТЛ), фирмы TRW, 100 НС,

24 X 24 бит: MPY-24 (ТТЛ), фирмы TRW, 200 НС.

Все эти микросхемы выполняют также умножение отрицательных чисел в форме двоичного дополнения.

При использовании описанного способа умножения каждый раз производится прибавление новой части произведения к ранее полученной промежуточной сумме. Этот способ требует незначительного количества логических элементов, а реализующие его схемы имеют понятную и легко расщи-ряемую структуру. Однако время вычисления можно сократить, если по возможно-ои большее число сложений выполнять одновременно, а полученные при этом промежуточные суммы складывать в быстродействующем сумматоре. Для этого разработаны различные способы, которые отличаются только последовательностью сложения [19.1].

19.7. ЦИФРОВЫЕ

ФУНКЦИОНАЛЬНЫЕ

ПРЕОБРАЗОВАТЕЛИ

Некоторая функция У = /(X), заданная в табличной форме, может быть непосредственно реализована с помощью ПЗУ. Для

обеспечения высокой разрешающей способности требуется применение многоразрядных чисел, т.е. ПЗУ с большой емкостью. Емкость ПЗУ можно значительно уменьшить, если запоминать только какую-либо часть таблицы, с помощью которой затем рассчитываются любые значения функции путем простых вычислительных операций. Для этого с успехом можно использовать некоторые специальные свойства заданной функции.

19.7.1. ФУНКЦИЯ СИНУСА

Удобство функции синуса состоит в ее периодичности. Поэтому, необходимо запомнить значения функции только для аргумента О < 9 < л/2. В качестве входной величины будем использовать двоичную дробь О < X < 1, равную

) -1

-I- Х2 - 2

4 Х.-2

полагая при этом

9 = (л/2)Х.

При* длине входного слова 9 бит (что дает точность 0,2%) и длине выходного слова 8 бит можно использовать программируемое маскированием ПЗУ типа ММ 5232 с маской AEI, выпускаемое фирмой National. Расширение длины выходно:о слова до 16 разрядов возможно с помощью второго ПЗУ типа ММ 5232, запрограммированного маской AEJ.

Если требуется большая длина входного слова, то необходимая для этого ем кость ПЗУ очень быстро достигает нереализуемых значений. Например, уже для 16 разрядов на входе к выходе она достигает 1 Мбит.

Уменьшение требуемой емкости памяти достигается путем деления вход1Юй велн- чины X на грубую (М) и точную (L) части и использования теоремы о функции суммы углов. Положив

X = М + L.

получим

sin 9 = sin (л/2)(М + L) = = sin (л/2) М cos (л/?) L + + cos (л/2) М sin (л/2) L. (19.12)



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 [ 111 ] 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168



ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку.



Звоните! Ежедневно!
 (926)274-88-54 
Продажа и изготовление мебели.


Копирование контента сайта запрещено.
Авторские права защищаются адвокатской коллегией г. Москвы
.