Звоните! 
 (926)274-88-54 
 Бесплатная доставка. 
 Бесплатная сборка. 
Ассортимент тканей

График работы:
Ежедневно. С 8-00 до 20-00.
Почта: soft_hous@mail.ru
Читальный зал -->  Особенности интегральных микросхем 

1 2 3 4 5 6 7 8 9 [ 10 ] 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44

рр\-

ОтВУ-

уг -

U б

-гу~

[JCH

я>

I т т т

Air.

7П£

н вчт

впм

Рис. 1.14

аналогичны каналам/С/и/С- и на рис. 1.13,-зие показаны. Каждый из каналов содержит 4-разрядный счетчик С, регистр Р и схему равенства кодов СРК. Кроме того, каналы KJ и К2 имеют по два дешифратора D, а каналы КЗ п К4 - схему считывания СС текущего кода счетчика. Код в регистрах каналов задает коэффициент деления (КД) от 1 до 16. За счет внешней коммутации каналов можно получить АГД, равный произведению КД отдельных каналов. Дешифраторы выполняют функции распределителей сигналов.

Микросхема ИК6 предназначена для управления работой АЦП н обеспечивает его сопряжение с микро-ЭВМ.

Устройство микропрограммного управления ИК8 (рис. 1.13, и) обеспечивает формирование адресов микрокоманд АМК в зависимости от условий, поступающих от АЛУ и других устройств. Режимы работы ИК8 (пуск, останов, ожидание и запрос к ЗУ микропрограмм) задает блок управления БУ. Формирование АМК осуществляется иа регистрах базы микрокоманды РБМ и текущего адреса РТА, которые имеют соответственно 5 и 7 разрядов и служат для хранения старших и младших разрядов АМК. Заполняется РТА по шине ШМ непосредственно от адресной части очередной МК при чтении ее из ЗУ МК. При этом отдельные разряды АМК можно изменить сигналами, поступающими по шине условий ШУ и реализующими таким образом ветвления в микропрограммах. Запись кода в РБМ требует выполнения специальных МК перехода и производится с предварительной записью в регистр следующей МК РСМ. Управлеиие при этом осуществляется МО, сигналы которых формирует дешифратор D. Для запоминания адреса возврата при переходах служит регистр РАВ.

Арифметико-логическое устройство (АЛУ) ИК9 ((рис. 1.13, к) состоит из 8-разрядного регистра-сумматора PC, цепей переноса ЦП и регистра признака РП. Двунаправленные 8-разрядные ииформащюиная ИШ и адресная ША шины подключены к общей шине ОШ АЛУ и обеспечивают обмен адресной и числовой информацией. Сигналы переноса, переполнения, равенства нулю, результата и содержимое нулевого разряда PC фиксируются на РП и выдаются на шииу условий ШУ. Управляет АЛУ дешифратор D МК, на который поступает 8-разрядный код МО, номер МС и сигнал разрешения.

Буферные регистры ИР1 (рис. 1.14, б) управляются дешифратором D, который по адресу А и сигналам записи 3 и чтения Ч формирует МО записи (31 и 32) н чтения (41 и 42) в регистры Р1 и Р2. Указанные регистры связаны с другими МС двунаправленной информациоииой шиной ИШ через вентили BJ-В4. Значения признаков ЛС и ЛУ определяют или в PI и Р2 записывается новая информация, или поразрядная дизъюнкЩ1я или конъюнкция нового и ранее записанного в PJ и Р2 кода. Прием информации от внешних устройств ВУ на ИШ осуществляется в зависимости от сигнала РВ (режим ввода) или через коммутатор К (для потенциальных сигналов), или через формирователи сигналов ФС и Р2 (для информации, представленной в импульсной форме). Кроме функций буферных регистров, ИМС ИР1 можно использовать для обработки сигналов прерывания. Для этого ФС обеспечивает поразрядную запись сигналов прерывания от ВУ в Р2. Маскирование этих сигналов выполняет блок схем И БСИ. При этом в Р1 записывается и хранится код маски.

Общий сигнал прерывания СП формируется схемой ИЛИ, объединяющей выходы БСИ. Сигнал прерывания, хранящийся в каком-либо разряде регистра Р2, можно сбросить записью в этот регистр с признаком поразрядной конъюнкции кода с нулем в соответствующем разряде.

На основе описанной серии ИМС построена одноплатная 16-разрядная микро-ЭВМ Электроника С5-12 с быстродействием 10* опер./с.

Серия 537 [1, 28, 30] состоит из ИМС РУ1-РУЗ емкостью 1 К и4К (для РУ2 и РУЗ) одноразрядных слов и в зависимости от области применения размещается в корпусах 427.18-2, 2107.18-1, 2107.18-4, 4112.16-3 и 402.16-18 (см. табл. 1.4). Запоминающий элемент ИМС РУЗ реализован по стандартной 6-транзисторной схеме с и-канальным управляющим транзистором. Минимальное напряжение питания в режиме хранения равно 1,3 В, а потребляемая мощность 1,5 мкВт (при £ = 1,5 В), что позволяет резервировать питание (см. описание серии 188). Управляется ИМС РУЗ двумя сигналами (выбор кристалла и код операции).

Серия 541 [1, 2, 3. 30] состоит из ИМС РУ1-РУЗ и РТ1 и выпускается в корпусах 405.24-2, 239.24-1, 2118.20-1 и 402.16-16 (РТ1), Оператив-



иые ЗУ РУ1-РУЗ (см. табл. 1.4) имеют емкость 4КХ 1,1КХ4и16КХ X 1 бит и время цикла 120, 120 и 150 не соответственно. ИМС РУЗ имеет разновидности (РУ31- РУ34) с емкостью 8К X 1 бит. Потребляют ИМС 450 и 570 мВт (для РУЗ). Оперативное ЗУ с однократным программированием РТ1 имеет емкость 256 X 4-разрядных слов, потребляет ток 60 мА от источника 5 В и имеет время выборки 80 ис.

Серия 552 [19] состоит из ИМС РУ1 емкостью 16 К одноразрядных слов (см. табл. 1.4) и имеет цикл обращения 600 ис. Микросхему можно использовать для построения быстродействующих ЗУ большой емкости различного типа, в том числе и для микро-ЭВМ иа основе микропроцессорного набора К580.

Серия 555 [1, 30] состоит из ИМС ВЖ1, ИВ1, ИД4 и ИД7, ИЕ6 и ИЕ7, ИМ6, ИР16 и ИР23. КПП- КП14, ЛА1-ЛА4, ЛА6 и ЛА9, ЛЕ1, ЛИ1, ЛИЗ и ЛИ6, ЛЛ1, ЛН1 л ЛН2, ЛП5, ЛРП, РЕ4, СП1, ТВ6, ТЛ6 и ТМ2 и ТМ8, основные параметры и функциональное иазиачеиие которых приведены в табл. 1.4 и 1.6.

Схема обнаружения и исправления ошибок ВЖ1 предназначена для построения высоконадежных систем памяти с длиной слова в 22 разряда (16 информационных и 6 контрольных). Для обнаружения и исправления одиночных ошибок и обнаружения всех двойных и части ошибок большей кратности использован код Хэмминга. Обмен информацией осуществляется по 22-разрядной двунаправленной шине данных. Управляет ВЖ1 двуразрядный код, который обеспечивает формирование контрольных разрядов, запись 22-разрядиого слова в регистр данных ВЖ1, формирование признаков ошибки и выдачу иа шииу данных исправленного слова и синдрома ошибки. В режиме формирования контрольных разрядов 16-разрядное слово, подлежащее записи в ЗУ, поступает на шииу данных ЗУ и иа подключенные к этой шине выводы ВЖ1. Через 50 не ВЖ1 формирует контрольные разряды, которые с поступившим ранее 16-разрядным словом записываются в ЗУ. Коррекция считанного из ЗУ слова осуществляется остальными тремя режимами работы ВЖ1- На первом этапе считанное из ЗУ слово записывается в 22-разрядный регистр данных ВЖ1. Через 30 и 40 нс на выходах О и М ВЖ1 формируются признаки однократной н многократной ошибок. На последнем этапе формируется и выдается 16-разрядное исправленное слово и 6-разрядный синдром ошибки, по которому можно установить позицию ошибочного разряда. Размещена ВЖ1 в корпусе с 28 выводами и средств для расширения разрядности ие имеет.

Четырехразрядный регистр ИР16 является аналогом ИМС 133ИР1.

Коммутатор КП12 имеет восемь информационных входов Л,- и Bi (( = 0,3), два управляющих входа v и w, два входа запрета Q и Са и реализует две функции:

1 = vwAg V vwAi V vwA V vg, У2 = vwBg V V vwB V vwBg.

При Cf = 0 выход yi переходит в высокоомное состояние 0= 2).

Каждый элемент И в ЛИ6 имеет четыре независимых входа.

Масочное ПЗУ РЕ4 емкостью 2К 8-разрядных слов предназначено для построения генератора 160 символов .кода КОИ8 (ГОСТ 19768-74) в точечном разложении формата 7 X П. Так как при таком разложении необходимо иметь 12 адресных входов (8 - для выбора символа, 4 - для выбора строки внутри символа), то совместно с РЕ4 применяется предварительный преобразователь кодов иа одной ИМС 556РТ4. Размещена РЕ4 в корпусе с 24 выводами, имеет выходы типа открытый коллектор, управляется тремя сигналами выборки кристалла (выборка по коду ПО). Задержка по адресным цепям составляет ПО ис, а по цепи выборки кристалла - 40 ис.

Микросхема.,ТВ6 является аналогом ИМС 531ТВ11.

Серия 556 [1, 8, 30] состоит из ИМС РТ1, РТ2, РТ4-РТ7, РТ9 и РТЮ (см. табл. 1.4). Информация записывается на специальном устройстве (программаторе) путем подачи через выход ИМС на выбранный кодом, адреса запоминающий элемент повышенного напряжения, которое пережигает нихромовую перемычку. До программирования в ИМС по всем адресам и разрядам записаны 0. Основные характеристики ИМС приведены в табл. 1.15.

Таблица 1.15

oi ё о. sS

н к о

<

РТ1,

48 X 8 28

2048 X г

3 24

01,1

256 X 4 16

32 X 8 16

512 X S

512 X 1

5 24

2048 X 8 24

Примечание. Приняты следующие обозиачеиня: N - емкость ИМС в битах (например, 256 х 4 означает, что ПЗУ имеет емкость 256 4-разр*дных слов, т.е. 1 Кбит); KB - количество выводов у ИМС; Р - потребляемая ИМС мощ-. ность; t - время выборки слова, измеренное от момента подачн адреса до появления слова, считанного по этому адресу; КУВ - количество управляющих входов выбора ИМС; V - комбинации сигналов иа них, разрешающих чтение информации. Если сигнала, разрешающего чтения, нет, то на всех выходах ИМС выдается сигнал 1,

Микросхема РТ1 (рис. 1.14, в) является программируемой логической матрицей (ПЛМ), имеющей 16 адресных входов, 48 схем И, реализованных на диодах Шотки и восемь схем ИЛИ, построенных на 8 восьмиэмиттер-ных транзисторах. При программировании электрически пережигаются иихромовые перемычки, отмеченные знаком X (рис. 1.14, в), вследствие чего по любым 48 16-разрядным адресам можно записать любое 8-разрядное слово. Это эквивалентно тому, что на одной ПЛМ можно реализовать систему из 8 переключательных функций, представленных в виде дизъюнкций ие более чем 48 конъюнкций от 16 переменных. Вход V выбора ИМС позволяет наращивать количество схем И и ИЛИ, Остальные ИМС ивля-ются ПЗУ с числом адресных входов, равным соответственно 8,9 и 11. Быстродействие-ИМС по входам V выбора кристалла более высокое, чем по адресным входам, и составляет 30 не.

Серия 558 [1, 30] состоит из ИМС РР1 емкостью 256 8-разрядных слов (емкость РР11 256 X 4), которая имеет восемь адресных н информационных выводов н один вход выбора ИМС (см. табл. 1,4). Схема допускает 10* перепрограммирований и хранит информацию без питания в течение 3000 ч.

Серии 561 и 564 [1, 5, 10, 24, 28, 30J. Серии 561 и 564 по функциональным возможностям полностью аналогичны и отличаются друг от друга конструктивным исполнением, условиями эксплуатации, некоторыми электрическими параметрами и составом. От других серий иа КМОП-схе-мах они отличаются улучшенными показателями, повышенным быстродействием и составом (см, табл. 1.4 и 1,11). Серия 561 выпускается в корпусах 201.14-1, 238.16-1, 239.24-1 и 402.16-33, а серия 564 - в корпусах 401.14-5, 402.16-1, 402.16-3, 402.16-Ю и 402.16-16. Общими для обеих серий являются ИМС ИЕ9 - ИЕ11, ИМ1, ИП2 и ИП5, ИР6, ИР9, ИРП и ИР12, КП1, КТЗ, ЛА7-ЛА9, ЛЕ5, JJ,E6 и ЛЕЮ, ЛН1 и ЛН2, ЛП2 и



ЛП12, ЛС2. ПУ4, РУ2. СЛ1, TBI, ТЛ1, TM2, ТМЗ и ТР2. Кроме описанных, серия 561 имеет еще ИМС ИЕ8 и ИЕ16, а серия 564-ИМС АП, ИД1, ИД4 и ИД5, ИЕ14, ИЕ15 и ИЕ19, ИК1, ИПЗ и ИП4, ИР1 и ИР13. КП2, ЛАЮ, ЛС1, ПУ6-ПУ8 и УМ1.

Счетчик ИЕ9 (см. рис. 1.11, к) переключается по нарастанию сигнала С при V = О или по спаду сигнала 1 прн С = 1. При других сочетаниях сигналов С и 1 осуществляется блокировка счета с сохранением предыдущего состояния. При переходе из состояния 7 (последнее-состояние) в состояние О (первое состояние) возбуждается выход Р. Сигнал 1 на выходе Р сохраняется в течение четырех периодов переключающего сигнала. Все состояния счетчика дешифрируются и выводятся на выходы 0-7. Сигнал

Таблица 1.16

Вход

Выход

AI

В2 1

¥:

¥:

¥:

¥:

¥:

¥г

¥:

¥:

¥:

¥:

а, й. с, 6 {0,1}.

Р = 1 устанавливает счетчик в состояние О, при котором возбуждаются выходы О и Я.

Счетчики ИЕ10 (см. рис. 1.11, о) переключаются по нарастанию сигнала С при V = 1 или по спаду V при С = 0. При других сочетаниях сигналов С и V предыдущее состояние сохраняется. Сигнал R = 1 устанавливает счетчик в О независимо от сигналов на других входах.

В реверсивном 4-разрядном двоичном счетчике ИЕ11 (см. рис. 1.12, а) установка в О осуществляется по сигналу = 1, прием кода на 1-й и 2-й входы триггеров по входам Dl- D4 происходит по сигналу RV = 1, а счет - по сигналу RVgCi = 0. При этом сигнал VI задает направление счета (О - вычитание, 1- сложение), а переключение состояний счетчика осуществлнется по нарастанию сигнала С. Сигнал переноса Я = О при сложении генерируется по 1, а при вычитании - по О во всех разрядах и прн наличии сигнала Яд = 0. При каскадировании выход Я подключают ко входу С1.

Счетчик ИЕ14 отличается от счетчика ИЕ11 тем, что вместо входа R имеется вход выбора системы счета (двоичный или десятичный). При десятичном сложении сигнал переноса f = Q возникает при состоянии счетчика, соответствующем 1щфре 9.

Четырехразрядный компаратсф ИП2.(см. рис. 1.12, б) является КС, реализующий функции А, V и В (табл. 1.16).

Микросхемы ИПЗ и ИП4 являются функциональными аналогами соответствующих схем 134 Сфии.

Микросхему ИП5 (см. рис. 1.12, в) можно использовать для построения КС умножетия, деления, сложения н других арифметических операций. Если выход С2 соедняять со входом В2, то иолучим

схему, вычисляющую функцию S = ХК -f- Л -f В, где X, У, Л к В - двухразрядные двоичные числа; S - четырехразрядмлй результат операции, например, если Х=П, У=10, Л = 01иВ=11, то S = 1010.

Регистр ИР6 (см. рис. 1.12, г) размещен в корпусе с 24 выводами и управляется сигналами АВ, ЛЕ, AS и PS. Отличительной особенностью ИР6 является то, что выводы Ai и Bi могут быть как входами, так и выходами: при АВ= I Ai являются входами, а В,- - выходами; при ЛВ = О Ai являются выходами, а В; - входами. Сигнал АЕ = О отключает выводы Ai от ИМС, переводя их в высокоомиое состояние. Наличие сигналов АВ и АЕ ц соответствующих им режимов позволяет реализовать монтажное ИЛИ на много входов н осуществлять двунаправленный обмен информацией с общей шиной.

Последовательный ввод информации в регистр с входа S осуществляется путем сдвига, который происходит при PS = О по нарастающему

Таблица 1.17

¥:

¥:

¥:

¥:

¥:

Режим работы ИМС ИР6

Последовательный ввод информации Параллельный синхронный/асинхрои-иый ввод информации с выводов Bi Хранение информации Параллельный синхронный/асинхрои-иый ввод информации с выводов Ai

перепаду синхронизирующего сигнала С. Параллельная запись информации в регистр осуществляется по сигналу PS - I и может быть асинхронной (при i4S = I) или синхронной (при AS = 0). В последнем случае ввод информации осуществляется по нарастающему перепаду сигнала С. Режимы работы ИР6 приведены в табл. 1.17.

Регистр ИР9 выполняет микрооперации ввода синхронно по нарастающему перепаду сигнала С (см. рис. 1.12, д). При PS = 1 осуществляется параллельный ввод с входов D,-, а при Я5 = О - последовательный по входам J и К (вход К реализован с инверсией) в младший разряд с после-дуюищм сдвигом. Информация выдается в прямом при ТС - или обратном при ТС = 0 коде. Установка в О осуществляется по входу R независимо от соетояиий-других входов.

Микросхема ИР11 (см. рис. 1.12, е) размещена в корпусе с 24 выводами и является СОЗУ емкостью восемь 4-разрядных слов с возможностью об-ращеияя по трем независимым адресам:

W = (Wg, Wi, W ); V = (V, Vj, V ) и /И = (/И М, М).

Операции выполняются по нарастающему перепаду сигнала С. Прн этом код со входов D записывается в ЗУ по.адресу М, а на выходах Л и В устанавливаются коды, считанные по адресам W V.

Микросхема ИР12 отличается от ИРП емкостью (4X4 бит) и тем, что освободившиеся разряды в каждом из адресов использованы для перевода выводов соответствующих каналов в высокоомиые состояния.

Мультиплексоры КП1 (см. рис. 1.12, ж) можно использовать для коммутации как аналоговых, так и цифровых сигналов. Особенностью ИМС является то, что сигнал-может передаваться как от входа X/(F,) к X (F), так и от X (У) к X,(F,), так как коммутируемые кодом {АО, А1) с помощью



1 2 3 4 5 6 7 8 9 [ 10 ] 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44



ООО «Мягкий Дом» - это Отечественный производитель мебели. Наша профильная продукция - это диваны еврокнижка. Каждый диван можем изготовить в соответствии с Вашими пожеланияи (размер, ткань и материал). Осуществляем бесплатную доставку и сборку.



Звоните! Ежедневно!
 (926)274-88-54 
Продажа и изготовление мебели.


Копирование контента сайта запрещено.
Авторские права защищаются адвокатской коллегией г. Москвы
.